应用
信息
可用的
UCC1809-1/-2
UCC2809-1/-2
UCC3809-1/-2
经济型初级侧控制器
特点
用户可编程软启动利用
低电平有效关断
用户可编程的最大占空比
周期
残疾人专用5V参考
欠压锁定
操作到1MHz
0.4A源/汇0.8A FET驱动器
100μA低启动电流
描述
该UCC3809系列BCDMOS经济的低功耗集成电路
包含所有必需的离线和分离的控制和驱动电路
直流 - 直流固定频率电流模式开关电源与
极少的外部组件数。在内部实现电路包括
欠压锁定具有启动电流小于100μA ，用户AC-
插拔参考电压，逻辑，以确保锁定操作， PWM比较
parator和图腾柱输出级下沉或源的峰值电流。该
输出级，适用于驱动N沟道MOSFET ，是低的关
状态。
振荡器频率和最大占空比被编程有两个
电阻器和一个电容器。该UCC3809系列还具有全循环软
开始。
家里有UVLO阈值和迟滞水平离线和
直流 - 直流系统中所示的表的左边。
部分
打开
关
数阈值阈值
UCCX809-1
10V
8V
UCCX809-2
15V
8V
该UCC3809与UCC2809中提供的8引脚SOIC （D ） ， PDIP
（N ） ， TSSOP （ PW ）和MSOP （P ）封装。小型TSSOP和
MSOP封装使该器件非常适合应用在电路板
空间和高度是非常宝贵的。
典型应用图
R
s挞
V
IN
FB
1
NOIS ê
滤波器
反馈
SS
S LOP ê
COMP
派息能力
2
C
S S
1V
1V
+5V
6A
–
+
+
–
–
+
–
+
15/8V
10/8V
7
17.5V
C
VDD
5V
REF
REF
8
C
REF
V
OUT
当前
s ENS ê
0.5V
VDD
UVLO
RT1
3
RT2
4
C
T
OS C
CLK
P WM
LATCH
R
Q
S
OUT
6
GND
5
–
+
V
REF
UDG-99036
SLUS166B - 1999年11月 - 修订2004年11月
UCC1809-1/-2
UCC2809-1/-2
UCC3809-1/-2
绝对最大额定值*
VDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 19V
I
VDD
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 25毫安
I
OUT
（ TPW < 1μs的时间和占空比< 10 ％ ） 。 。 。 。 。 。 。 。 -0.4A至0.8A
RT1 ， RT2 ， SS 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3V至REF + 0.3V
I
REF
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -15mA
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至+ 150°C
引线温度（焊接， 10秒）。 。 。 。 。 。 。 。 。 。 。 。 。 + 300℃
*价值超过其可能发生的伤害。
所有的电压是相对于地面，除非另有说明。
电流是积极进入，负出指定termi-的
宇空。请教包装数据手册中科热局限性
tions和封装方面的考虑。
接线图
SOIC - 8 ， DIL - 8 （顶视图）
D，N和J包
TSSOP - 8 （顶视图）
PW包
1
2
3
4
FB
SS
RT1
RT2
REF
VDD
OUT
GND
8
7
6
5
MSOP - 8 （顶视图）
P包
1
2
3
4
FB
SS
RT1
RT2
REF
VDD
OUT
GND
8
7
6
5
订购信息
UCC1809-X
UCC2809-X
UCC3809-X
温度范围
-55 ° C至+ 125°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
可用的软件包
J
N，D ， P， PW
N，D ， P， PW
UCC
809
–
UVLO选项
包
温度范围
电气特性
除非另有规定ED ，C
VREF
= 0.47
MF，
VDD = 12V 。牛逼
A
= T
J
.
:
参数
供电部分
VDD电压钳位
I
VDD
I
VDD
开始
I
VDD
待机
欠压锁定部分
启动阈值（ UCCx809-1 ）
UVLO迟滞（ UCCx809-1 ）
启动阈值（ UCCx809-2 ）
UVLO迟滞（ UCCx809-2 ）
电压参考部分
输出电压
线路调整
负载调整率
比较器部分
I
FB
比较器的阈值
OUT传输延迟（空载）
测试条件
I
VDD
= 10毫安
空载
（注1 ）
UCCx809-1 ， VDD =启动阈值 - 为300mV
UCCx809-2 ， VDD =启动阈值 - 为300mV
民
16
典型值
17.5
600
110
110
130
最大
19
900
125
170
10.4
15.6
单位
V
A
A
A
A
V
V
V
V
V
mV
mV
nA
V
ns
9.4
1.65
14.0
6.2
I
REF
= 0毫安
VDD = 10V至15V
I
REF
= 0mA至5毫安
输出关闭
0.9
V
FB
= 0.8V至1.2V在T
R
= 10ns的
4.75
5
2
2
–100
0.95
50
5.25
1
100
2
UCC1809-1/-2
UCC2809-1/-2
UCC3809-1/-2
电气特性
除非另有规定ED ，C
VREF
= 0.47
MF，
VDD = 12V 。牛逼
A
= T
J
.
:
参数
软启动第
I
SS
测试条件
VDD = 16V ，V
SS
= 0V ; -40 ° C至
+85°C
VDD = 16V ，V
SS
= 0V;
＆ LT ;
–40°C;
>+85°C
VDD = 7.5V ，我
SS
= 200毫安
民
–4.9
–4.0
0.44
90
典型值
–7.0
–7.0
0.48
100
0.1
3.33
1.67
1.67
0.8
0.8
0
70
35
18
最大
–9.1
–10.0
0.2
0.52
110
单位
mA
mA
V
V
千赫
%/V
V
V
V
V
V
V
%
%
ns
ns
V
SS
低
关断阈值
振荡器部分
频率
RT1 = 10K ， RT2 = 4.32k ， CT = 820pF
频率变化与电压
VDD = 10V至15V
C
T
峰值电压
C
T
谷电压
C
T
峰 - 峰值电压
输出部分
I
OUT
= 80毫安（直流）
输出电压V
SAT
低
I
OUT
= -40mA （ DC ） ， VDD - OUT
输出电压V
SAT
高
输出低电压在UVLO
I
OUT
= 20mA下（ DC ）
最小占空比
V
FB
= 2V
最大占空比
上升时间
C
OUT
= 1nF的
下降时间
C
OUT
= 1nF的
注1：通过设计保证。不是100 ％生产测试。
1.54
1.80
1.5
1.5
1.5
引脚说明
FB ：
该引脚是电流检测求和节点
反馈电压检测反馈（通过光耦）和
斜率补偿。斜率补偿推导
从上升电压在定时电容器，并且可以是
缓冲与外部小信号NPN晶体管。
从外部施加高频滤波电容
该节点到GND是通过在内部250W出院
PWM时电阻NMOS FET关断时间和报价
有效的前沿消隐的RC时间设置
从恒电流检测反馈电阻
电阻FB输入端和高频滤波电容
电容在这个节点GND 。
GND ：
参考地和电源地为所有
功能。
OUT ：
该引脚为高电流功率驱动输出。一
3.9W的最小栅极串联电阻建议
高偏压下工作时限制栅极驱动电流
电压。
REF ：
内部5V参考电压输出。此引用
缓冲，可在REF引脚。 REF应
绕过一个0.47mF陶瓷电容器。
RT1 ：
该引脚连接到定时电阻RT1和
控制内部振荡器的正斜坡时间
（TR = 0.74
·
(C
T
+ 27pF ）
·
RT1 ） 。的正阈值
内部振荡器是通过非活动时间感知
电阻RT2它连接到引脚RT2和时间
电容C
T
.
3
RT2 ：
该引脚连接到定时电阻RT2和
控制内部振荡器的负斜坡时间
铁蛋白（Tf = 0.74
·
(C
T
+ 27pF ）
·
RT2 ） 。负的阈值
内部振荡器的是通过无活性的定时检测的
电阻RT1它连接到引脚RT1和时间
电容C
T
.
SS:
该引脚有两个功能。软启动时间
电容器连接到SS和由内部带电
6μA电流源。在正常的软启动SS是
出院至少0.4V ，然后斜正以1V
在此期间，该输出驱动为低电平。由于SS
从1V收费2V软启动是通过实施
提高输出占空比。如果SS采取低于0.5V ，
输出驱动器被禁止，并保持低电平。用户
访问的5V参考电压也变低，我
VDD
< 100mA电流。
VDD ：
该设备的电源输入接口。这
脚是并联在17.5V监管是足够下方
的DMOS输出驱动级的额定电压。 VDD
应绕过一个1MF陶瓷电容器。
+V
OUT
H11AV1
5
C13
0.1
F
R15
10K
C14
470pF
R17
12.1K
1%
1
R14
750
应用信息
4
U3
U4
TL431
2
VIN +
R13
1.1K
D3
SF24
T1
80
H
1
3
C15
0.015
F
R9
2K
3W
C10
0.22
F
R19
5.1K
3W
2
U2
MBR2535CTL
R16
12.1K
1%
C3
1F
R5
470
R12
27K
8
R11
680
5:1
R10
10
Q3
IRF640
C8
1F
C9
0.1
F
C7
0.47
F
Q2
2N2907A
D4
1N5240
C1
150
F
UCC3809
1
2
3
4
U1
R6
1K
R20
5.62K
RT2
5
GND
RT1
6
OUT
SS
VDD 7
FB
REF
C2
150
F
PGND1
C16
330
F
6.3V
C17
330
F
6.3V
C18
330
F
6.3V
C19
330
F
6.3V
–V
OUT
TP1
开/关
R4
6.19K
R1
5.1k
R3
12.1K
Q1
2N2222A
Q4
2N2222A
C6
330pF
R18
3.01K
D1
5231B
C22
0.1
F
R2
1.1K
C4
0.01
F
C5
1nF
D2
1N5245
R7
15K
R8
0.15
3W
ΔVIN
图1.隔离50W反激转换器利用UCC3809 。开关频率为70kHz是， VIN = -32V至
-72V时，VOUT = 5V + ， IOUT = 0A至10A
4
PGND1
UCC1809-1/-2
UCC2809-1/-2
UCC3809-1/-2
UDG-99179
UCC1809-1/-2
UCC2809-1/-2
UCC3809-1/-2
应用信息（续）
典型应用图显示了一个孤立
反激式转换器利用UCC3809 。需要注意的是
用电容器C
REF
和C
VDD
是本地去耦电容
器的参考和IC输入电压分别。
这两个电容应该是低ESR和ESL的陶瓷，
放置在尽可能靠近IC引脚成为可能，并返回
直接把芯片为最佳稳定性的接地引脚。
REF提供内部偏置到许多IC的功能
系统蒸发散和C
REF
至少应为0.47μF ，以防止REF
下垂。
FB引脚
该UCC3809的基本前提是，电压
从某种意义上光耦反馈信号起源
由位于一个外部误差放大器调制
在次级侧上。这个信号中叠加的
电流检测信号，并在任何斜坡补偿
FB管脚和相比于1V的阈值，如图所示，在
典型应用图。越过这个门槛1V
复位PWM锁存器和调制输出驱动器
导通时间很象中使用的电流检测比较
在UC3842 。在没有FB的信号时，输出
将按照导通时间的骨质的编程的最大
cillator 。
当添加斜坡补偿，以使用是很重要的
一个小电容交流耦合振荡器波形
总结之前，这个信号到FB引脚。通过正确
选择光耦的发射极电阻的电压
时代意义的信号，可以强制FB节点超过
1V的阈值时输出正被比较EX-
ceeds所需水平。否则，驱动UCC3809来
百分之零占空比。
振荡器
下面的等式设置振荡器频率：
F
OS C
=
[
0.74
(
CT
+
27
pF
)
(
牛逼
1
+
牛逼
2
)
]
D
最大
=
0.74
牛逼
1
(
CT
+
27
pF
)
F
OS C
参看图2和波形在图3中，
当Q1is上，通过第r CT费
DS （ ON）
Q1和
RT1 。在该充电过程中， CT的电压为
通过RT2检测。振荡器锁存器的S输入端，
S（ OSC ） ，是电平敏感，所以穿越阈值上限
旧的（设定在2/3 VREF或3.33V的典型5.0V为参考
EnCE的）设置振荡器的Q输出端（ CLK信号）
锁定高。在关断Q1高CLK信号的结果和
打开Q2 。 CT现在通过放电RT2和
R
DS （ ON）
第二季度。 CT放电从3.33V到下
阈值（设定为1/3的VREF或1.67V的典型5.0V
3
3.33V
RT1
4
1.67V
RT2
Q2
参考）通过RT1检测。 R输入到振荡
荡器锁存器中，R （OSC ），也是电平敏感，并复位
当CT穿越1.67V门槛CLK信号为低电平，
关闭Q2和使Q1导通，启动另一个charg-
荷兰国际集团循环。
图3示出与振荡的波形
荡器锁存器和PWM锁存器（在典型的AP-显示
折叠术图） 。高CLK信号，不仅启动
放电循环的CT ，它也打开内部NMOS
FET FB引脚造成任何外接电容
多用于前沿消隐连接到这个引脚
被排放到地面。通过排放任何外部
电容完全地对外期间
开关的关断时间，转换器的噪声免疫力
增强，允许用户设计的较小的RC的COM
ponents的前沿消隐。高CLK信号
还设置了PWM锁存器的电平触发的S输入，
S（ PWM） ，高，导致高的输出，Q （PWM） ，因为
图3.本Q所示（ PWM）信号将维持高位
直到复位信号R（ PWM ）被接收。高R（ PWM ）
从FB信号穿越1V的信号阈值结果
旧，或在软启动或如果SS引脚被禁止。
假设UVLO阈值满足， OUT显
该集成电路的最终会很高，只要Q（ PWM）是高和
S（ PWM） ，也被称为CLK，是低的。该OUT显
最终将通过FB信号只要支配为FB
信号跳闸1V的阈值，而CLK为低电平。如果FB
信号不越过1V的阈值而CLK为低，
的输出信号将受到最大占空比所支配
周期由用户编程。图3示出了
各种波形的设计，设置了一个最高
的70 ％的占空比。
1
V
REF
Q1
+
–
+
–
S
Q
CLK
R
OS cillator
LATCH
CT
OS C
UDG-97195
图2. UCC3809振荡器。
5
