SLLS413B - 2000年2月 - 修订2004年12月
TUSB2046B , TUSB2046BI
4 PORT枢纽通用串行总线
带有可选的串行EEPROM接口
终端功能
终奌站
名字
BUSPWR
号
8
I / O
I
描述
电源指示灯。 BUSPWR是高电平有效的输入,指示是否在下游端口
来源自己的力量从USB电缆或本地电源。对于总线供电模式下,该终端必须
被拉到3.3V,而对于自供电模式下,该终端必须被拉低。输入不能更改
动态过程中的操作。
根端口USB差分数据负。 DM0搭配DP0构成上行USB端口。
USB差分数据负。 DM1 - DM4搭配DP1 - DP4最多支持四个下行USB端口。
根端口USB差分数据加。 DP0搭配DM0构成上行USB端口。
USB差分数据加。 DP1 - DP4搭配DM1 - DM4最多支持四个下行USB端口。
EEPROM的串行时钟。当EXTMEM为高时, EEPROM接口被禁用。该EECLK终端
被禁用,必须悬空(未连接) 。当EXTMEM低, EECLK充当三态串行
时钟输出到EEPROM中,用100 μA的内部下拉。
EEPROM的串行数据/电源管理模式指示灯。当EXTMEM高, EEDATA /伙同
成组或每个端口的电源过流检测的下行端口之间进行选择。当
EXTMEM低, EEDATA /伙同作为串行数据的I / O EEPROM中,并在内部上拉下来
拥有100 μA下拉。工作期间,该标准的TTL输入不能动态改变。
EEPROM读使能。当EXTMEM高时,该装置的串行EEPROM接口被禁用。
当EXTMEM低时,端子5和6被配置为串行的时钟和数据终端
EEPROM接口,分别。
地面上。 GND端子必须连接到地正常运行。
I
过电流输入。 OVRCUR1 - OVRCUR4为低电平有效。对于每个端口的过流检测一
过电流输入,可为每个四个下行端口。在联动模式下,任何OVRCUR
输入可被用来和所有OVRCUR终端必须连接在一起。 OVRCUR端子是低电平有效
输入噪声过滤逻辑。
上电/断电控制信号。 PWRON1 - PWRON4为低电平有效,推挽式输出。推挽输出
消除了上拉电阻,其漏极开路输出需要。然而,外部的电源开关
连接到这些终端必须能够与3.3 - V输入操作,因为这些输出不能驱动
5 - V信号。
复位。 RESET是低态有效的TTL输入带滞后,并且必须被断言在电。当RESET
被声明时,所有的逻辑被初始化。一般地,用一个脉冲的复位间100的宽度
s
1毫秒是
推荐后3.3 -V VCC达到90 % 。时钟信号具有在过去的60有活性
s
的
重置窗口。
暂停状态。 SUSPND是一个积极的高输出可用于外部逻辑电路断电操作。
在暂停模式下, SUSPND高。 SUSPND为低电平时正常工作。
测试/模终端。 TSTMODE被用作在生产测试一个测试端子。该终端必须
被捆绑到地面或3.3V的VCC ,正常的6 - MHz或48 MHz工作频率分别。
测试/ 48 - MHz时钟输入。 TSTPLL / 48MCLK被用作在生产测试一个测试端子。这
终端必须连接到接地正常的6 MHz的操作。如果48 MHz的输入时钟是理想的, 48 MHz的
时钟源(无晶体)可以连接到该输入端。
3.3 V电源电压
I
O
晶体1的XTAL1是6MHz的晶体输入,用50%的占空比。内部PLL产生48 MHz和
由ASIC逻辑内部使用的12 -MHz的时钟。
2.水晶XTAL2是一个6 MHz的晶振输出。该终端必须使用振荡器时处于打开状态。
DM0
DM1 - DM4
DP0
DP1 - DP4
EECLK
2
11, 15,
19, 23
1
12, 16,
20, 24
5
I / O
I / O
I / O
I / O
O
EEDATA /
联动
6
I / O
EXTMEM
26
I
GND
OVRCUR1 -
OVRCUR4
7, 28
10, 14,
18, 22
PWRON1 -
PWRON4
9, 13,
17, 21
O
RESET
4
I
SUSPND
TSTMODE
TSTPLL /
48MCLK
VCC
XTAL1
XTAL2
32
31
27
O
I
I / O
3, 25
30
29
4
邮政信箱655303
达拉斯,德克萨斯州75265