【TSB41LV03A ， TSB41LV03AIIEEE 1394A三端口电缆收发器/仲裁器SLLS】,IC型号TSB41LV03A,TSB41LV03A PDF资料,TSB41LV03A经销商,ic,电子元器件-51电子网

TSB41LV03A ， TSB41LV03AI

IEEE 1394A三端口电缆收发器/仲裁器

SLLS364A - 1999年7月 - 修订2000年5月

完全支持IEEE的规定

1394-1995标准的高性能

串行总线

和P1394a补充

完全兼容FireWire和

IEEE标准1394 i.LINK实施

完全符合OpenHCI

需求

提供了三种P1394a完全兼容

电缆端口在100/200/400兆比特每

二（兆位/秒）

全P1394a支持包括：连接

去抖，仲裁短复位，

多速串联，仲裁

加速，飞经级联，端口

禁用/暂停/恢复

延长恢复信号的

兼容传统的DV设备

省电功能，以节约能源

在电池供电的应用包括：

自动设备掉电期间

暂停，设备掉电终端，

Link接口禁用通过LPS和非活动

端口断电

超低功耗的睡眠模式

节点电源类信息信号

对系统电源管理

电力线缆存在监测

电缆端口监视线路条件

主动连接到远程节点

寄存器位给出了软件控制

竞争者位，电源位级，链路

主动控制位和P1394a特点

数据接口链路层控制器

通过2/4/8平行线在49.152兆赫

接口链路层控制器支持

低成本TI 总线持有人分离

可选附件J电气隔离

能够与链路层控制器

采用3.3 V和5 V电源

能够与其他物理层

（物理层）采用3.3 V和5 V电源

低成本24.576 MHz的晶振提供

传输，在100/200/400接收数据

兆比特/秒，而链路层控制器时钟在

49.152兆赫

重新同步本地输入数据

时钟

逻辑执行系统初始化和

仲裁功能

编码和解码功能，包括用于

数据选通位级编码

单独的电缆偏置（ TPBIAS ）为每个端口

采用3.3 V单电源供电

低成本高性能80引脚TQFP

（ PFP ）耐热增强型封装

直接投递在升级TSB41LV03PFP

描述

该TSB41LV03A提供了实现一个三端口节点所需的数字和模拟收发器功能

在一个基于电缆的IEEE1394网络。每根电缆的端口包括两个差分线路收发器。该

收发器包括电路按需要确定连接状态来监视线路状况，对

初始化和仲裁，并为数据包的接收和发送。该TSB41LV03A被设计为

带线层控制器（LLC），如TSB12LV21 ， TSB12LV22 ， TSB12LV23 ， TSB12LV31接口

TSB12LV41 ， TSB12LV42或TSB12LV01A 。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

实现技术涵盖苹果电脑股份有限公司和SGS汤普森有限公司一项或多项专利。

i.LINK是索尼公司的商标

FireWire是苹果电脑公司的商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

2000年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

TSB41LV03A ， TSB41LV03AI

IEEE 1394A三端口电缆收发器/仲裁器

SLLS364A - 1999年7月 - 修订2000年5月

描述（续）

该TSB41LV03A仅需要一个外部24.576 MHz的晶体作为参考。外部时钟可

提供的，而不是晶体。一个内部振荡器驱动一个内部锁相环（ PLL），其生成

所需的393.216兆赫基准信号。该参考信号在内部划分来提供时钟

信号用于控制的出编码的选通脉冲和数据信息传输。一个49.152 MHz的时钟

信号被提供给相关联的有限责任公司的两个芯片的同步，并用于重新同步

的所接收的数据。掉电（PD）的功能，当通过断言PD端子高使能时，停止

PLL的操作。

该TSB41LV03A支持本身和它的有限责任公司之间的一个可选的隔离屏障。当ISO输入端

绑高， LLC接口输出表现一般。当ISO端子接低电平，内部差分

逻辑被启用，并且在输出被驱动，使得它们可以通过一个电容或变压器耦合

如在IEEE标准1394-1995的附件J和P1394a补充描述电隔离屏障

（ 5.9.4节）（以下简称附件J型隔离）。与TI总线保持隔离， ISO工作

上所述PHY终端必须是高的。

数据位可以通过电缆端口从LLC在两个，四个或八个平行路径被接收到的发送

（取决于所要求的传输速度）。它们在TSB41LV03A内部锁存

与49.152 MHz的系统时钟同步。这些位被串联结合，进行编码，并发送

在98.304 ， 196.608 ，或392.216兆比特/秒（分别为S100 ，S200 ，和S400的速度），作为

出站数据选通信息流。在传输期间，经编码的数据的信息被发送

差分对TPB电缆对（ s）和所编码的选通信息被差分传输对

TPA对电缆（ S）。

在数据包接收，接收电缆端口的TPA和TPB发射器被禁用，而接收器

该端口被启用。经编码的数据信息被接收在TPA电缆对，并将编码

频闪信息被接收的TPB线缆对。所接收的数据选通信息进行解码以恢复

接收时钟信号和串行数据位。串行数据位被分裂成两个，四个，或8位并行

流（这取决于所指示的接收速度），再同步到本地49.152 MHz的系统时钟

并将其发送到相关联的有限责任公司。所接收的数据也被发送（重复）的其它活性（已连接）

电缆端口。

无论是TPA和TPB线缆接口集成差分比较器在监视线路状态

初始化和仲裁。这些比较器的输出被使用的内部逻辑，以确定

仲裁状态。所述TPA信道监视输入电缆的共模电压。此值

共模电压的仲裁过程中用于设定下一个分组的传输速度。此外，

城规会的信道监视进线电缆的共模电压对城规会为一的存在

远程供给双绞线偏置电压。

该TSB41LV03A提供了一个1.86 -V的标称偏置电压端口终止TPBIAS终端。该PHY

包含三个独立的TPBIAS电路。这个偏置电压，通过线缆由遥控接收器时看到的，

表示活动连接的存在。这个偏置电压源必须用外部的过滤器来稳定

1电容器

在TSB41LV03A线路驱动器，在一个高阻抗电流模式操作，旨在一起工作

为了外部的112 - Ω线路端接电阻网络相匹配的110 Ω电缆的阻抗。一个网络

在双绞线电缆的每一端设置。每一个网络是由一对串联连接的56 - Ω的

电阻器。一对电阻器直接连接到所述双绞线A终端的中点是

连接到其相应的TPBIAS电压端子。一对电阻器的中点，其直接

连接到双绞线B端耦合到地通过一个并联RC网络与

5 kΩ和220 pF的推荐值。的外部线路端接电阻的值被设计

满足标准规格的并联连接的内部接收电路时。外部

电阻器，连接在R0和R1端子之间设置驱动器的输出电流，以及其他内部

工作电流。这个电流设定电阻器具有6.3 kΩ的电阻值

±1%.

这可通过将完成

一个6.34 kΩ的

±1%

电阻器与一个1MΩ电阻并联。

邮政信箱655303

达拉斯，德克萨斯州75265

TSB41LV03A ， TSB41LV03AI

IEEE 1394A三端口电缆收发器/仲裁器

SLLS364A - 1999年7月 - 修订2000年5月

描述（续）

当TSB41LV03A的电源是关闭的，而双绞线电缆连接时， TSB41LV03A

发射器和接收器电路呈现高阻抗信号的电缆，并且不会加载TPBIAS

电压在电缆的另一端。

当TSB41LV03A用于与一个不带出到连接器的端口的一个或多个，双绞线

的未使用的端口的终端必须终止进行可靠操作。对于每一个未使用的端口，城规会+和

TPB-终端可以连在一起，然后拉到地面，或TPB +和TPB-终端可

连接到所述建议终端网络。未使用的端口的TPA +和TPA-和TPBIAS终端

可以悬空。该TPBIAS终端可以连接到1- F的电容接地或浮置。

该TESTM ，SE和SM端子用于设置各种制造的测试条件。对于正常

操作中， TESTM端子应连接到V

， SE应该连接到地面，通过一个1kΩ电阻，

而SM应直接连接到地。

四个封装端子被用作输入来设置四种不同的配置状态位的默认值中的自ID信息

包，是硬连接的高或低的设备设计的一个功能。的PC0 -PC2端子用于将

表明该节点的缺省功率级的状态（是否需要功率从电缆或供给能力

电源线）。见表9电源类编码。了C / LKON端子作为输入，以指示

该节点是一个竞争者要么同步资源管理器（IRM）或总线管理器（BM）。

该TSB41LV03A支持暂停/恢复在IEEE P1394a规范定义。暂停

机构允许对直接连接的端口，以将其置于低功耗状态的保护

（暂停状态），同时保持1394总线网段之间的端口到端口的连接。而在

暂停状态，端口无法发送或接收数据包的交易。但是，在一个端口

暂停状态能够检测连接状态的变化，并检测输入的TPBIAS 。当所有

除了带隙基准电压发生器和偏见的TSB41LV03A的三个端口都暂停了所有线路

检测电路断电造成显著降低功耗。有关更多详细信息

挂起/恢复操作参考P1394a规范。使用暂停/恢复的推荐

新设计。

断电（当PD输入端被置位时，端口发送器和接收器电路被禁用

高），在复位期间（当复位输入端被置为低电平），当没有活动的连接线被连接到

口时，或者当由内部仲裁逻辑控制。在掉电模式下的TPBIAS输出被禁用，

复位时，或当该端口被禁用的命令的有限责任公司。

的CNA （电缆未激活）终端提供高的时候有没有接收双绞线电缆端口

传入的偏差（即，它们或者是断开或中断），并且可以沿着用LPS用于确定

当掉电的TSB41LV03A 。中央社输出不抖。当PD端子被断言

高， CNA检测电路被使能（不论端口的先前状态的）和一个下拉是

RESET（复位）终端上激活，以便迫使所述TSB41LV03A内部逻辑复位。

脂多糖（链路功率状态）的终端的工作原理与C / LKON终端来管理节点的功率使用。

从LLC。的LPS信号用于在与LCtrl位结合（参阅表1和表2中

应用信息部分），以指示有限责任公司的主动/电源状态。脂多糖信号也是

用于复位，禁用，并且初始化PHY - LLC接口（在PHY -LCC接口的状态被控制

完全由LPS输入不管LCtrl位的状态）。

邮政信箱655303

达拉斯，德克萨斯州75265

TSB41LV03A ， TSB41LV03AI

IEEE 1394A三端口电缆收发器/仲裁器

SLLS364A - 1999年7月 - 修订2000年5月

描述（续）

脂多糖输入被认为是不活动的，如果它仍然偏低超过2.6

而被认为是积极的，否则。

当TSB41LV03A检测LPS的是不活动的，将放置在PHY - LLC接口进入低功率复位

状态，其中在CTL和D的输出被保持在逻辑0状态， LREQ输入被忽略;不过，

该系统时钟输出保持活跃。如果LPS输入保持低电平的时间超过26

在物理层， LLC接口

放入其中SYSCLK的输出也被保持处于非活动状态的低功率禁用状态。该PHY - LLC接口

处于禁用状态时硬件复位也举行。该TSB41LV03A将继续必要的中继器

所需的功能正常的网络操作而不管所述PHY - LLC接口的状态。当

接口处于复位或禁用状态和LPS再次观察活性，物理层设备将初始化接口

并将其返回到正常操作状态。

当在低功率禁用状态的PHY - LLC接口，所述TSB41LV03A将自动进入

如果所有端口都处于非活动状态（断开连接，禁用或暂停）的低功耗模式。在这种低功耗模式，在

TSB41LV03A禁止它的内部时钟发生器，也禁止各种电压和电流基准

根据端口的状态电路（具有一定的参考电路必须保持活跃，以检测新

电缆连接，断开，或传入TPBIAS ，例如）。最低的功耗（在

超

低功耗睡眠

模式）时达到所有端口要么断开，或禁用端口的中断

使能位清零。该TSB41LV03A将退出低功率模式时的LPS输入被置为高电平或当

发生端口事件需要以该事件或响应该TSB41LV03A成为活性

通知事件的有限责任公司（例如，传入的偏压悬吊端口上检测，断线检测

悬浮端口上，当检测到无残疾端口等）上的一个新的连接。该系统时钟输出会

被激活（和PHY - LLC接口将被初始化，并成为手术）内7.3毫秒后LPS是

置为高电平时， TSB41LV03A处于低功耗模式。

所述PHY采用C / LKON终端通知了LLC上电和被激活。当被激活时，该

的C / LKON信号是方波的大约163毫微秒周期。在PHY激活C / LKON输出时

该公司是处于非活动状态和唤醒事件发生。该有限责任公司被认为是不活动时，无论是LPS输入

不活动的，如上述那样，或者LCtrl位被清除为0的唤醒事件发生时，一个链路上PHY分组

给该节点接收，或有条件时， PHY中断。该PHY释放了

的C / LKON输出时在LLC变为活动（两者的LPS活性和LCtrl位设置为1）。该PHY还

当总线复位时，除非PHY中断条件存在拉高了C / LKON输出这将

否则造成的C / LKON被激活。

邮政信箱655303

达拉斯，德克萨斯州75265

TSB41LV03A ， TSB41LV03AI

IEEE 1394A三端口电缆收发器/仲裁器

SLLS364A - 1999年7月 - 修订2000年5月

PFP封装

（ TOP VIEW ）

AGND

TPBIAS2

TPA2+

TPA2–

TPB2+

TPB2–

TPBIAS1

TPA1+

TPA1–

TPB1+

TPB1–

TPBIAS0

TPA0+

TPA0–

AGND

DGND

FILTER0

FILTER1

PLLV

PLLGND

RESET

DGND

60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41

1 2 3

4 5

TPB0+

TPB0–

AGND

TSB41LV03A

7 8 9 10 11 12 13 14 15 16 17 18 19 20

AGND

TESTM

DGND

CPS

ISO

PC2

PC1

PC0

C / LKON

DGND

LREQ

系统时钟

DGND

CTL0

CTL1

DV DD

VDD–5V

DGND

中央社

LPS

DGND

邮政信箱655303

达拉斯，德克萨斯州75265