主要特点
8位分辨率
500 Msps的（最小）采样速率
功耗： 3.8W典型值
500 mVpp的差分或单端模拟输入
差分或单端50Ω ECL兼容的时钟输入
ECL或LVDS / HSTL输出的兼容性
ADC增益调整
数据就绪输出，带异步复位
灰色或二进制可选的输出数据; NRZ输出模式
增强CBGA封装与陶瓷盖
评估板： TSEV8308500GL （详细规格应要求提供）
解复用器TS81102G0 ：配套设备可用
ADC的8位
500 MSPS
TS8308500
性能
1.3 GHz的全功率输入带宽
带内平坦度： 0.5分贝高达500 MHz
SINAD = 45分贝（ 7.2有效位数） ， SFDR = 54 dBc的
在f
S
= 500 Msps的，女
IN
= 20 MHz的
SINAD = 43分贝（ 7.1有效位数） ， SFDR = 53 dBc的
在f
S
= 500 Msps的，女
IN
= 250兆赫
SINAD = 42分贝（ 7.0有效位数） ， SFDR = 52 dBc的
在f
S
= 500 Msps的，女
IN
= 500兆赫（ -3 dB的FS ）
2音IMD ：待定（ 199.5兆赫， 200.5兆赫） ，500 Msps的
DNL = ± 0.3 LSB INL = ± 0.7 LSB
低误码率（ 10
-13
）在500 MSPS， TJ = 90℃
应用
数字采样示波器
卫星接收机
电子对抗/电子战
直接RF下变频
筛选
爱特梅尔标准筛选级别
温度范围：
–
–
0 ℃， <锝; TJ < + 90°C
-40°C <锝; TJ < + 110℃
描述
该TS8308500是单片8位模拟 - 数字转换器，被设计用于数字化
宽的带宽的模拟信号以高达500 Msps的非常高的采样速率。
该TS8308500采用的创新架构，包括一个片上采样
保持（ S / H） ，并且被制成具有先进的高速双极工艺。
芯片上的S / H具有1.3 GHz的全功率输入带宽，提供优异的
在欠采样应用的动态性能（高IF数字化） 。
修订版2193A - BDC - 6月3日
2193A–BDC–04/03
1
实用
描述
框图
图1 。
简化的框图
收益
V
IN
, V
INB
主/从轨道&保持放大器
电阻器
链
类似物
编码
块
4
插
阶段
4
5
再生
锁存器
4
纠错&
解码逻辑
时钟
卜FF器
8
输出锁存&
缓冲器
8
DRRB DR ， DRB
GORB
数据，数据B OR， ORB
5
CLK ， CLKB
实用
描述
该TS8308500是一个8位500 Msps的ADC的基于先进的高速双极技
术具有25 GHz的截止频率。
该TS8308500包括一个前端的主/从跟踪保持阶段（S / H ） ，接着是
模拟编码阶段和内插电路。
锁存器的连续银行再生模拟残成逻辑数据之前
进入一个纠错电路和一个同步阶段，接着75Ω微分
输出缓冲器。
该TS8308500工作在全差分模式下，从模拟输入最高数字输出。
该TS8308500功能的1.3 GHz的全功率输入带宽。
控制引脚GORB提供给选择灰色或二进制数据输出格式。
增益控制引脚，以便调节ADC的增益设置。
数据就绪输出异步复位（ DRRB ）可在TS8308500 。
该TS8308500只使用垂直NPN隔离带隔离氧化聚在一起晶体管
芯片电阻器，它允许增强耐辐射（测量无漂移性能
150拉德总剂量） 。
2
TS8308500
2193A–BDC–04/03
TS8308500
特定网络阳离子
绝对
最大额定值
表1中。
绝对最大额定值
参数
正电源电压
数字负电源电压
数字正电源电压
负电源电压
负电源电压之间的最大差
模拟输入电压
V之间的最大区别
IN
和V
INB
数字输入电压
数字输入电压
数字输出电压
时钟输入电压
V之间的最大区别
CLK
和V
CLKB
最高结温
储存温度
引线温度（焊接10秒）
注意：
符号
V
CC
DV
EE
V
PLUSD
V
EE
DV
EE
到V
EE
V
IN
或V
INB
V
IN
- V
INB
V
D
V
D
V
O
V
CLK
或V
CLKB
V
CLK
- V
CLKB
T
j
T
英镑
T
LEADS
GORB
DRRB
评论
价值
GND 6
GND为-5.7
GND -0.3 2.8
GND为-6
0.3
-1至1
-2到2
-0.3到V
CC
0.3
V
EE
-0.3 0.9
V
PLUSD
-3 V
PLUSD
-0.5
-3 1.5
-2到2
135
-65到150
300
单位
V
V
V
V
V
V
V
V
V
V
V
V
°C
°C
°C
绝对最大额定值的限制值（参考GND = 0V ） ，要单独应用，而其他参数
在规定的操作条件。长时间暴露在最大额定值可能会影响器件的可靠性。利用热能热
水槽是强制性的（见热特性） 。
推荐
使用条件
表2中。
推荐使用条件
推荐值
参数
正电源电压
数字正电源电压
数字正电源电压
负电源电压
差分模拟输入电压
（满刻度）
时钟输入功率电平
工作温度范围
符号
V
CC
V
PLUSD
V
PLUSD
V
EE,
DV
EE
V
IN，
V
INB
V
IN
- V
INB
P
CLK ，
P
CLKB
T
J
50Ω差分或单端
50Ω的单端时钟输入
商业级“ C”
工业级“V”
ECL输出的兼容性
LVDS输出的兼容性
评论
民
4.75
–
1.4
-5.25
±113
450
3
典型值
5
GND
2.4
-5
±125
500
4
0 <锝; TJ < 90
-40 <锝; TJ < 110
最大
5.25
–
2.6
-4.75
±137
550
10
单位
V
V
V
V
mV
mVpp的
DBM
°C
3
2193A–BDC–04/03
TS8308500
表3中。
电气连接特定的阳离子（续）
TEST
水平
4
4
价值
民
-2
–
典型值
4
3
最大
10
3.5
单位
DBM
pF
(1)(6)
参数
时钟输入功率电平
时钟输入电容
符号
–
C
CLK
记
数字输出
单端或差分输入模式下， 50 ％时钟占空比（ CLK ， CLKB ） ，二进制输出数据格式，
TJ （典型值） = 70
°
C.全温度范围：0°C <锝; TJ < + 90 ° C或-40°C <锝; TJ < 110℃
用于数字输出逻辑兼容性
（依赖于V的值
PLUSD
)
(14)
差分输出电压摆动
（假设V
PLUSD
= 0V):
开放75Ω传输线（ ECL电平）
75Ω差分端接
50Ω差分端接
输出电平（假设V
PLUSD
= 0V)
开75Ω传输线：
逻辑0电压
逻辑1电压
输出电平（假设V
PLUSD
= 0V)
75Ω差分端接：
逻辑0电压
逻辑1电压
输出电平（假设V
PLUSD
= 0V)
50Ω差分端接：
逻辑0电压
逻辑1电压
差分输出摆幅
随着温度的输出电平漂移
–
–
–
–
–
–
V
OL
V
OH
–
V
OL
V
OH
–
V
OL
V
OH
DOS
–
–
4
–
–
–
4
–
–
4
–
–
–
1, 2
1, 2
4
4
–
1.5
0.70
0.54
–
–
-0.88
–
–
-1.07
–
–
-1.16
270
–
ECL或LVDS
–
1.620
0.825
0.660
–
-1.62
-0.8
–
-1.41
-1
–
-1.40
-1.10
300
–
–
–
–
–
–
-1.54
–
–
-1.34
–
–
-1.32
–
–
1.6
–
–
V
V
V
–
V
V
–
V
V
–
V
V
mV
毫伏/
°
C
(6)
(6)
(6)
DC精度
单端或差分输入模式下， 50 ％时钟占空比（ CLK ， CLKB ） ，二进制输出数据格式
TJ （典型值） = 70
°
C
差分非线性度
差分非线性度
积分非线性度
积分非线性度
无失码
收益
输入失调电压
DNL-
DNL +
INL-
INL +
–
–
–
1
1
1
1
-0.6
–
-1.2
–
-0.4
0.4
-0.7
0.7
–
0.6
–
1.2
LSB / V
LSB / V
LSB / V
LSB / V
(3)
(2)(3)
(2)(3)
保证在规定的温度范围内
1, 2
1, 2
90
-26
98
-5
110
26
%/V
mV / V的
5
2193A–BDC–04/03
主要特点
8位分辨率
500 Msps的（最小）采样速率
功耗： 3.8W典型值
500 mVpp的差分或单端模拟输入
差分或单端50Ω ECL兼容的时钟输入
ECL或LVDS / HSTL输出的兼容性
ADC增益调整
数据就绪输出，带异步复位
灰色或二进制可选的输出数据; NRZ输出模式
增强CBGA封装与陶瓷盖
评估板： TSEV8308500GL （详细规格应要求提供）
解复用器TS81102G0 ：配套设备可用
ADC的8位
500 MSPS
TS8308500
性能
1.3 GHz的全功率输入带宽
带内平坦度： 0.5分贝高达500 MHz
SINAD = 45分贝（ 7.2有效位数） ， SFDR = 54 dBc的
在f
S
= 500 Msps的，女
IN
= 20 MHz的
SINAD = 43分贝（ 7.1有效位数） ， SFDR = 53 dBc的
在f
S
= 500 Msps的，女
IN
= 250兆赫
SINAD = 42分贝（ 7.0有效位数） ， SFDR = 52 dBc的
在f
S
= 500 Msps的，女
IN
= 500兆赫（ -3 dB的FS ）
2音IMD ：待定（ 199.5兆赫， 200.5兆赫） ，500 Msps的
DNL = ± 0.3 LSB INL = ± 0.7 LSB
低误码率（ 10
-13
）在500 MSPS， TJ = 90℃
应用
数字采样示波器
卫星接收机
电子对抗/电子战
直接RF下变频
筛选
爱特梅尔标准筛选级别
温度范围：
–
–
0 ℃， <锝; TJ < + 90°C
-40°C <锝; TJ < + 110℃
描述
该TS8308500是单片8位模拟 - 数字转换器，被设计用于数字化
宽的带宽的模拟信号以高达500 Msps的非常高的采样速率。
该TS8308500采用的创新架构，包括一个片上采样
保持（ S / H） ，并且被制成具有先进的高速双极工艺。
芯片上的S / H具有1.3 GHz的全功率输入带宽，提供优异的
在欠采样应用的动态性能（高IF数字化） 。
修订版2193A - BDC - 6月3日
2193A–BDC–04/03
1
实用
描述
框图
图1 。
简化的框图
收益
V
IN
, V
INB
主/从轨道&保持放大器
电阻器
链
类似物
编码
块
4
插
阶段
4
5
再生
锁存器
4
纠错&
解码逻辑
时钟
卜FF器
8
输出锁存&
缓冲器
8
DRRB DR ， DRB
GORB
数据，数据B OR， ORB
5
CLK ， CLKB
实用
描述
该TS8308500是一个8位500 Msps的ADC的基于先进的高速双极技
术具有25 GHz的截止频率。
该TS8308500包括一个前端的主/从跟踪保持阶段（S / H ） ，接着是
模拟编码阶段和内插电路。
锁存器的连续银行再生模拟残成逻辑数据之前
进入一个纠错电路和一个同步阶段，接着75Ω微分
输出缓冲器。
该TS8308500工作在全差分模式下，从模拟输入最高数字输出。
该TS8308500功能的1.3 GHz的全功率输入带宽。
控制引脚GORB提供给选择灰色或二进制数据输出格式。
增益控制引脚，以便调节ADC的增益设置。
数据就绪输出异步复位（ DRRB ）可在TS8308500 。
该TS8308500只使用垂直NPN隔离带隔离氧化聚在一起晶体管
芯片电阻器，它允许增强耐辐射（测量无漂移性能
150拉德总剂量） 。
2
TS8308500
2193A–BDC–04/03
TS8308500
特定网络阳离子
绝对
最大额定值
表1中。
绝对最大额定值
参数
正电源电压
数字负电源电压
数字正电源电压
负电源电压
负电源电压之间的最大差
模拟输入电压
V之间的最大区别
IN
和V
INB
数字输入电压
数字输入电压
数字输出电压
时钟输入电压
V之间的最大区别
CLK
和V
CLKB
最高结温
储存温度
引线温度（焊接10秒）
注意：
符号
V
CC
DV
EE
V
PLUSD
V
EE
DV
EE
到V
EE
V
IN
或V
INB
V
IN
- V
INB
V
D
V
D
V
O
V
CLK
或V
CLKB
V
CLK
- V
CLKB
T
j
T
英镑
T
LEADS
GORB
DRRB
评论
价值
GND 6
GND为-5.7
GND -0.3 2.8
GND为-6
0.3
-1至1
-2到2
-0.3到V
CC
0.3
V
EE
-0.3 0.9
V
PLUSD
-3 V
PLUSD
-0.5
-3 1.5
-2到2
135
-65到150
300
单位
V
V
V
V
V
V
V
V
V
V
V
V
°C
°C
°C
绝对最大额定值的限制值（参考GND = 0V ） ，要单独应用，而其他参数
在规定的操作条件。长时间暴露在最大额定值可能会影响器件的可靠性。利用热能热
水槽是强制性的（见热特性） 。
推荐
使用条件
表2中。
推荐使用条件
推荐值
参数
正电源电压
数字正电源电压
数字正电源电压
负电源电压
差分模拟输入电压
（满刻度）
时钟输入功率电平
工作温度范围
符号
V
CC
V
PLUSD
V
PLUSD
V
EE,
DV
EE
V
IN，
V
INB
V
IN
- V
INB
P
CLK ，
P
CLKB
T
J
50Ω差分或单端
50Ω的单端时钟输入
商业级“ C”
工业级“V”
ECL输出的兼容性
LVDS输出的兼容性
评论
民
4.75
–
1.4
-5.25
±113
450
3
典型值
5
GND
2.4
-5
±125
500
4
0 <锝; TJ < 90
-40 <锝; TJ < 110
最大
5.25
–
2.6
-4.75
±137
550
10
单位
V
V
V
V
mV
mVpp的
DBM
°C
3
2193A–BDC–04/03
TS8308500
表3中。
电气连接特定的阳离子（续）
TEST
水平
4
4
价值
民
-2
–
典型值
4
3
最大
10
3.5
单位
DBM
pF
(1)(6)
参数
时钟输入功率电平
时钟输入电容
符号
–
C
CLK
记
数字输出
单端或差分输入模式下， 50 ％时钟占空比（ CLK ， CLKB ） ，二进制输出数据格式，
TJ （典型值） = 70
°
C.全温度范围：0°C <锝; TJ < + 90 ° C或-40°C <锝; TJ < 110℃
用于数字输出逻辑兼容性
（依赖于V的值
PLUSD
)
(14)
差分输出电压摆动
（假设V
PLUSD
= 0V):
开放75Ω传输线（ ECL电平）
75Ω差分端接
50Ω差分端接
输出电平（假设V
PLUSD
= 0V)
开75Ω传输线：
逻辑0电压
逻辑1电压
输出电平（假设V
PLUSD
= 0V)
75Ω差分端接：
逻辑0电压
逻辑1电压
输出电平（假设V
PLUSD
= 0V)
50Ω差分端接：
逻辑0电压
逻辑1电压
差分输出摆幅
随着温度的输出电平漂移
–
–
–
–
–
–
V
OL
V
OH
–
V
OL
V
OH
–
V
OL
V
OH
DOS
–
–
4
–
–
–
4
–
–
4
–
–
–
1, 2
1, 2
4
4
–
1.5
0.70
0.54
–
–
-0.88
–
–
-1.07
–
–
-1.16
270
–
ECL或LVDS
–
1.620
0.825
0.660
–
-1.62
-0.8
–
-1.41
-1
–
-1.40
-1.10
300
–
–
–
–
–
–
-1.54
–
–
-1.34
–
–
-1.32
–
–
1.6
–
–
V
V
V
–
V
V
–
V
V
–
V
V
mV
毫伏/
°
C
(6)
(6)
(6)
DC精度
单端或差分输入模式下， 50 ％时钟占空比（ CLK ， CLKB ） ，二进制输出数据格式
TJ （典型值） = 70
°
C
差分非线性度
差分非线性度
积分非线性度
积分非线性度
无失码
收益
输入失调电压
DNL-
DNL +
INL-
INL +
–
–
–
1
1
1
1
-0.6
–
-1.2
–
-0.4
0.4
-0.7
0.7
–
0.6
–
1.2
LSB / V
LSB / V
LSB / V
LSB / V
(3)
(2)(3)
(2)(3)
保证在规定的温度范围内
1, 2
1, 2
90
-26
98
-5
110
26
%/V
mV / V的
5
2193A–BDC–04/03
QQ：2881677436 复制
