特点
目标代码兼容此前TS68000微处理器
寻址模式扩展为高级语言的增强支持
新的位字段数据类型加速位的应用，即视频图形
快速片上指令缓存速度指令，提高了总线带宽
协处理器接口为32-bit的外设： TS68881和TS68882
浮点协处理器
流水线架构，具有高程度的内部并行的允许多个
说明要同时执行
高性能异步总线工作在非复用和完整的32位
动态总线浆纱有效地支持8位， 16位， 32位的存储器和外设
全面支持虚拟内存和虚拟机
16个32位通用数据寄存器和地址寄存器
2个32位管理员堆栈指针和5个特殊用途的控制寄存器
18寻址模式和7的数据类型
4 GB的直接寻址范围
处理器速度： 16.67兆赫 - 20兆赫 - 25 MHz的
电源： 5.0 V
DC
± 10%
HCMOS 32位
虚拟内存
微处理器
TS68020
描述
该TS68020是第一个完整的32位执行TS68000系列微处理器的的
处理机。使用HCMOS技术， TS68020与32位寄存器来实现
和数据路径， 32位地址，具有丰富的指令集，和通用的解决
模式。
筛选/质量
该产品的制造，完全符合两种：
MIL -STD- 883 （ B类）
DESC 5962 - 860320
或者根据爱特梅尔标准
请参阅第43页的“订购信息” 。
引脚连接：见第3页。
后缀
PGA 114
陶瓷针脚栅格阵列
后缀f
CQFP 132
陶瓷四方扁平封装
修订版2115A - HIREL ， 7月2日
1
介绍
该TS68020是一个高性能的32位微处理器。这是第一个微处理器
已经从一个16位机的发展到一个完整的32位机，可提供32位
地址和数据总线，以及32位的内部结构。许多技术是泌尿道感染
lized以提高性能和同时保持与其它相容性
该TS68000系列处理器。间的改进是新的寻址
该模式更好的支持高层次语言结构，扩展指令集
它提供32位运算的不支持TS68000有限的情况下，
并支持新的数据类型了一些新的指令。对于特殊用途的应用程序
阳离子当单独一个通用处理器上是不充分的，一个协处理器
提供接口。
该TS68020是HCMOS实现一个高性能的微处理器，低
功率，小尺寸的过程。这个过程使CMOS和HMOS （高密度
NMOS）门可以在同一设备上组合使用。 CMOS结构所使用的地方
速度和低功耗的要求，和HMOS的结构被用在最小sili-
CON组区域是需要的。这种技术使TS68020是非常快的，而
功耗更低（小于1.5瓦） ，仍然有一个相当小的芯片尺寸。它
利用约190.000晶体管，其中103.000的实际执行。该
包是一个针栅阵列（ PGA），以114针，设置13个引脚上带有一个侧
无人区中心和132引脚的陶瓷四方扁平封装。
图1是本TS68020的框图。该处理器可以被分成两个主要
部分：总线控制器和微型机械。这种划分体现了自主性
与该部分进行操作。
图1 。
TS68020框图
总线控制器包含所需的地址和数据焊盘和多路转换器
支持动态总线宽度，宏总线控制器，调度总线周期上
优先级的基础上与两个状态机（一个用于控制总线周期操作
访问和其他控制总线周期为指令存取），以及
指令缓存与它相关的控制。
2
TS68020
2115A–HIREL–07/02
TS68020
微型机械包括一个执行单元， nanorom和microrom存储的，一个
指令译码器，指令管道，和相关的控制部分。执行
单元由一个地址段，操作数地址部分和数据部分的。
微码控制通过microrom和nanorom的变形两级商店所提供的。
编程逻辑阵列（PLA ），用于提供指令译码和测序
荷兰国际集团的信息。该指令管道和其他个人控制部分提供
指令次级解码和生成导致的实际控制信号
解码和nanorom和micorom信息解读。
图2中。
PGA端子名称
网络连接gure 3 。
CQFP端子名称
3
2115A–HIREL–07/02
图4中。
功能信号组
信号说明
图4示出了功能性信号组和表1中列出了这些信号和它们的
功能。
在V
CC
和GND引脚被分成四组，以提供单独的电源支持
帘布层的连接的地址总线缓冲器，数据总线缓冲器，并且所有其它输出
缓冲器和内部逻辑。
组
地址总线
数据总线
逻辑
时钟
V
CC
A9 ， D3
M8 ， N8 ， N13
D1，D2， E3， G11， G13
—
GND
A10， B9 ，C 3， F12
L7 ， L11 ， N7 ， K3
G12 ，H13 ，J3， K1
B1
4
TS68020
2115A–HIREL–07/02
TS68020
表1中。
指数信号
信号名称
地址总线
数据总线
功能代码
SIZE
助记符
A0-A31
D0-D31
FC0-FC2
SIZ0/SIZ1
功能
32位地址总线用于解决任何的4 ， 294 ， 967 ， 296字节。
32位数据总线用来传输8 ， 16 ， 24或32位的数据每总线周期。
3位功能的情况下使用，以确定每个总线周期的地址空间。
指示剩余要传送给这个周期的字节数。
这些信号，与A0和A1一起，限定的有源节
数据总线。
提供了一个指标，当前总线周期是Indivisibleread-的一部分
修改 - 写操作。
提供了一个指示，一个总线周期开始。
相同的操作与ECS的除OCS是断言只有在
的操作数传输的第一个总线周期。
表示一个有效的地址总线上。
表示有效的数据是由外部被放置在数据总线上
设备或已花边上的数据总线通过TS68020 。
定义总线传输为MPU读取或写入。
提供一个使能信号，用于外部数据缓冲区。
总线响应信号，指示所请求的数据传送操作
就完成了。此外，这两条线表示的外部尺寸
总线端口上逐周期的基础。
动态禁用的片上高速缓存，以协助仿真器支持。
提供了一个编码的中断级到处理器。
在中断响应周期要求自动向量化。
表示一个中断挂起。
表明外部设备需要总线控制权。
表明外部设备可以假设总线控制权。
表明外部设备已承担总线控制权。
系统复位。
表明该处理器应暂停总线活动。
表示无效或非法总线操作正在尝试。
时钟输入到处理器中。
+ 5伏± 10 ％电源。
接地连接。
读 - 修改 - 写周期
外循环开始
操作周期开始
地址选通
数据选通
读/写
数据缓冲启用
数据传输和尺寸
应答
高速缓存禁用
中断优先级
自动向量化
中断挂起
总线请求
公交格兰特
公交格兰特确认
RESET
停止
总线错误
时钟
电源
地
RMC
ECS
OCS
AS
DS
读/写
DBEN
DSACK0/DSACK1
CDIS
IPL0-IPL2
AVEC
IPEND
BR
BG
BGACK
RESET
停止
BERR
CLK
V
CC
GND
5
2115A–HIREL–07/02
QQ：2880707522 复制
