【www.ti.comTMS320C6454定点数字信号处理器SPRS311A - 2006年4月 -】,IC型号TMS320C6454GTZ7,TMS320C6454GTZ7 PDF资料,TMS320C6454GTZ7经销商,ic,电子元器件-51电子网

www.ti.com

TMS320C6454

定点数字信号处理器

SPRS311A - 2006年4月 - 修订2006年12月

1 TMS320C6454定点数字信号处理器

1.1特性

高性能定点DSP （ C6454 ）

- 1.39- ， 1.17-和1 - ns指令周期时间

- 720兆赫， 850兆赫和1 - GHz的时钟速率

- 8个32位指令/周期

- 8000 MIPS / MMACS （ 16位）

- 商业温度[ 0 ° C至90 ° C]

的TMS320C64x + DSP内核

- 专用SPLOOP指令

- 精简指令（ 16位）

指令集增强功能

- 异常处理

的TMS320C64x + Megamodule L1 / L2存储器

架构：

- 256K位（ 32K字节） L1P程序高速缓存

[直接映射]

- 256K位（ 32K字节） L1D数据缓存

[ 2路组相联]

- 8M位（ 1048K字节） L2统一映射

内存/缓存[灵活配置混合型]

- 256K位（ 32K字节） L2 ROM

- 时间戳计数器

字节序：小端，大端

64位外部存储器接口（ EMIFA ）

- 无缝连接异步

存储器（ SRAM ，Flash和EEPROM）和

同步存储器（ SBSRAM和ZBT

SRAM ）

- 支持接口标准同步

设备和定制逻辑（ FPGA ， CPLD ，

结构化ASIC等）

- 32M字节寻址总额外部

存储空间

32位DDR2内存控制器（ DDR2-533

SDRAM ）

EDMA3控制器（ 64个独立通道）

32位/ 16位主机端口接口（ HPI ）

32位33- / 66 - MHz的3.3 V外设组件

互连（ PCI ）主/从接口

符合PCI 2.3规范

一个内部集成电路（I

C）总线

两个McBSP

10/100/1000 Mb / s以太网MAC （ EMAC ）

- 符合IEEE 802.3标准

- 支持多种媒体独立

接口（ MII ， GMII ， RMII和RGMII ）

- 8个独立的发送（ TX）和

8个独立的接收（Rx ）通道

2个64位通用定时器，

可配置为4个32位定时器

16个通用I / O（ GPIO ）引脚

系统PLL和PLL控制器

二次PLL和PLL控制器，专用

以EMAC和DDR2内存控制器

IEEE- 1149.1 （ JTAG ）

边界扫描兼容

697引脚球栅阵列（ BGA ）封装

（ ZTZ或GTZ后缀）， 0.8毫米间距球

0.09微米/ 7级铜金属工艺（ CMOS ）

3.3- / 1.8 / 1.5 -V的I / O ， 1.25- / 1.2 - V内部

引脚兼容的TMS320C6455

定点数字信号处理器

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在本文档的末尾。

所有商标均为其各自所有者的财产。

产品预览资料涉及产品的

发展形成或设计阶段。特征数据和

其他规格的设计目标。德州仪器储备

有权改变或者恕不另行通知停止这些产品。

产品预览

TMS320C6454

定点数字信号处理器

SPRS311A - 2006年4月 - 修订2006年12月

www.ti.com

1.1.1 ZTZ / GTZ BGA封装（底视图）

的TMS320C6454器件被设计为在0℃至+ 90 ℃的封装温度范围（商业

的温度范围内）。

ZTZ / GTZ 697 -PIN球栅阵列（ BGA）封装

（ BOTTOM VIEW ）

11 13 15 17 19 21 23 25 27 29

10 12 14 16 18 20 22 24 26 28

产品预览

注： ZTZ机械包装标志代表了德国技术合作公司包的无铅球的版本。欲了解更多详细信息，

见

机械数据

本文档的部分。

图1-1 。 ZTZ / GTZ BGA封装（底视图）

1.2说明

所述的TMS320C64x + DSP的（包括TMS320C6454装置）是最高性能的定点

DSP系列中的TMS320C6000 DSP平台。的C6454器件基于第三代

高性能，先进的VelociTI 超长指令字（ VLIW ）架构开发的

德州仪器（TI），使得这些DSP为应用，其中包括视频和一个很好的选择

电信基础设施，成像/医疗和无线基础设施（ WI ）。是的C64x + 设备

向上代码兼容的，它们是C6000 DSP平台的一部分，以前的设备。

在C6454提供了一个成本更低的引脚兼容的迁移路径C6455的客户谁也不需要的

2MB的C6455或串行RapidIO提供的高速互连。在C6454还提供了

一个优秀的迁移路径谁需要C6454现有的C6414 /六千四百十六分之六千四百十五客户提供先进

外围设备; DDR2 533 MHz的提供2倍的性能提升较旧的SDRAM接口，千兆

以太网提供低成本高性能的无处不在的信息包接口和66 - MHz的PCI （修订版2.3

投诉）提供了传统的高带宽互连。

基于90纳米制程技术，并以高达每秒8000万条指令的表现

（MIPS ）或每个周期的8000个16位MMAC翻了一番]在1千兆赫的时钟速率， C6454器件提供具有成本效益的

解决方案的高性能DSP的编程难题。在C6454 DSP具有运算

高速控制器灵活性和阵列处理器数值的能力。

TMS320C6454定点数字信号处理器

提交文档反馈

www.ti.com

TMS320C6454

定点数字信号处理器

SPRS311A - 2006年4月 - 修订2006年12月

在C64x + DSP内核采用八个功能单元，两个寄存器文件和两个数据路径。像早期的

C6000器件，其中两个八个功能单元都乘或.M单元。每个的C64x + .M单元翻倍

通过执行4个16位×16位乘法累加的乘法吞吐量与C64x的核心

（MACS ），每个时钟周期。因此， 8个16位×16位MAC可以执行每个周期上的C64x +

核心内容。在一个1 - GHz的时钟速率，这意味着8000个16位MMAC翻了一番可以发生每一秒。此外，每个

乘数对的C64x +内核能够计算一个32位×32位MAC或4个8位×8位MAC每个时钟

周期。

在C6454 DSP的集成组织成一个两电平存储器系统的大量的片上存储器。

在C6454设备上的第1级（ L1）的程序和数据存储器的每个32KB 。该内存可

配置为映射RAM中，高速缓存，或两者的某种组合。当配置为高速缓存， L1

程序（ L1P ）是一个直接映射高速缓存，其中为L1数据（ L1D ）是一个两路组相联高速缓存。该

级别2 （L2）的存储器的程序和数据空间之间共享，且是1048KB大小。 L2存储器可

也可以配置为映射RAM中，高速缓存，或两者的某种组合。是的C64x + Megamodule

也有一个32位的外设配置（ CFG ）端口，一个内部DMA （ IDMA ）控制器，系统

带复位/启动控制组件，中断/异常控制，断电控制，以及一个自由运行

32位的定时器进行时间戳记。

外设集包括：一个内部集成电路总线模块（ I2C） ; 2多通道缓冲串口

端口（ McBSP的） ;一个用户可配置的16位或32位主机端口接口（ HPI16 / HPI32 ） ;外设

组件互连（PCI） ;一个16针的通用输入/输出端口（GPIO），可编程

中断/事件产生模式;一个10/100/1000以太网媒体访问控制器（ EMAC ），其

提供C6454 DSP内核处理器和网络之间的有效接口;管理

数据输入/输出（ MDIO ）模块（也有一部分的EMAC ），不断地轮询所有32个MDIO地址

订购枚举系统中的所有物理层设备;一个无缝外部存储器接口（ 64位EMIFA ）

这是能够连接到同步和异步外围设备;和一个32位的DDR2 SDRAM

界面。

在C6454的I2C端口允许DSP轻松控制外围设备，并与沟通

主处理器。此外，标准的多信道缓冲串行端口（ McBSP的）可被用于

串行外设接口（SPI ）模式的外围设备进行通信。

在C6454拥有开发工具一套完整，其中包括：一个新的C编译器，汇编

优化器来简化编程和调度，并在Windows调试界面的可视性

源代码的执行。

提交文档反馈

TMS320C6454定点数字信号处理器

产品预览

TMS320C6454

定点数字信号处理器

SPRS311A - 2006年4月 - 修订2006年12月

www.ti.com

1.3

功能框图

图1-2

示出了C6454装置的功能框图。

C6454

DDR2 SDRAM

DDR2

纪念品CTLR

和PLL2

PLL2

调节器

(D)

SBSRAM

ZBT SRAM

L1P高速缓存直接映射

32K字节

EMIFA

L2 ROM

32K

字节

(E)

SRAM

ROM / FLASH

I / O设备

L1P内存控制器（内存保护/带宽MGMT ）

C64x + DSP内核

取指令

McBSP0

(A)

主交换中心资源

McBSP1

(A)

缓存

内存

1048K

字节

16-/32-bit

指令调度

指令

解码

数据路径中的

寄存器文件

A31A16

A15A0

控制寄存器

SPLOOP缓冲区

在线仿真

数据路径B

B寄存器文件

B31B16

B15B0

中断和异常控制器

功率控制

系统

(B)

L2内存控制器

（内存保护/

带宽MGMT ）

内部DMA

（ IDMA ）

产品预览

HPI （ 32/16 ）

(B)

PCI66

(B)

EMAC

10/100/1000

MII

RMII

GMII

RMGII

(D)

MDIO

.L1

.S1

.M1

XX .D1

.D2

.M2

.S2

.L2

L1D内存控制器（内存保护/带宽MGMT ）

GPIO16

(B)

I2C

Timer1

(C)

Timer0

(C)

次

交换中心

资源

EDMA 3.0

L1D缓存

2-Way

组相联

32K字节总数

PLL1和

PLL1

调节器

设备

CON组fi guration

逻辑

引导配置

McBSP的：成帧芯片 - H.100 ， MVIP ， SCSA ， T1 ， E1 ; AC97设备; SPI设备;编解码器

在PCI外设引脚多路复用的一些HPI的外围引脚。欲了解更多详细信息，请参阅

设备CON组fi guration

部分

本文件。

C.每个定时器外设（定时器1和定时器0 ）的可配置为2个64位通用定时器

两个32位的通用

计时器

一个看门狗定时器。

D.该PLL2控制器还产生时钟的EMAC 。

E.当访问在DSP的内部ROM中，CPU频率必须总是低于750兆赫。

图1-2 。功能框图

TMS320C6454定点数字信号处理器

提交文档反馈

www.ti.com

TMS320C6454

定点数字信号处理器

SPRS311A - 2006年4月 - 修订2006年12月

TMS320C6454定点数字信号

处理器

..................................................

1.1

1.2

1.3

特点

..............................................

描述

............................................

功能框图

............................

设备特点

................................

CPU （ DSP内核）的说明

.........................

内存映射汇总

6.2

6.3

1.1.1 ZTZ / GTZ BGA封装（底视图）

..............

................................

5.6

Megamodule修订

...............................

5.7

C64X + Megamodule寄存器描述（S ）

........

器件工作条件

........................

5.5

Megamodule复位

6.1

在工作情况下的绝对最大额定值

温度范围（除非另有说明）

.....

推荐工作条件

...............

电气特性在推荐

电源电压和工作案例的范围

温度（除非另有说明）

............

设备概述

.........................................

2.1

2.2

2.3

.............................

2.4

引导顺序

......................................

2.5

引脚分配

....................................

2.6

信号组说明

..........................

2.7

终端功能

..................................

2.8

发展

........................................

设备CON组fi guration

..................................

3.1

设备配置在设备复位

..............

3.2

在器件复位外设配置

...........

3.3

外设选择后，器件复位

............

3.4

设备状态控制寄存器

.....................

3.5

设备状态寄存器说明

.................

3.6

JTAG ID （ JTAGID ）注册说明

............

3.7

上拉/下拉电阻

...........................

3.8

配置举例

.............................

系统互连

...................................

4.1

内部总线，桥梁和交换结构

........

4.2

数据交换网连接

....................

4.3

配置交换矩阵

.........................

4.4

优先级分配

....................................

的C64x + Megamodule

....................................

5.1

内存架构

................................

5.2

存储器保护

..................................

5.3

带宽管理

............................

5.4

断电控制

................................

的C64x +周边信息与电气

特定网络阳离子

...........................................

7.1

7.2

7.3

7.4

7.5

7.6

7.7

参数信息

..............................

推荐的时钟和控制信号转换

行为

.............................................

电源

......................................

增强型直接存储器存取（ EDMA3 ）

调节器

............................................

中断

...........................................

112

重置控制器

....................................

116

PLL1和PLL1控制器

123

138

147

149

160

166

177

187

205

207

214

216

.........................

7.8

PLL2和PLL2控制器

.........................

7.9

DDR2内存控制器

..........................

7.10外部存储器接口A（ EMIFA ）

.............

7.11 I2C外设

......................................

7.12主机端口接口（ HPI ）外围

...............

7.13多通道缓冲串行端口（ McBSP的）

........

7.14以太网MAC （ EMAC ）

.............................

7.15定时器

..............................................

7.16外围组件互连（ PCI）的

.........

7.17通用输入/输出（ GPIO ）

.............

7.18 IEEE 1149.1 JTAG

.................................

8机械数据

.......................................

8.1

热数据

......................................

8.2

包装信息

.............................

修订历史

............................................

217

218

提交文档反馈

产品预览