【TLV2548-EPwww.ti.comSLAS668 - 2009年10月3.0 V至5.5 V 】,IC型号TLV2548MPWREP,TLV2548MPWREP PDF资料,TLV2548MPWREP经销商,ic,电子元器件-51电子网

TLV2548-EP

www.ti.com

SLAS668 - 2009年10月

3.0 V至5.5 V ，12位， 200 KSPS ，4 / 8通道，低功耗串行

与自功率谱-DOWN模拟数字转换器

检查样品：

TLV2548-EP

特点

最大吞吐量200 KSPS

内置参考，转换时钟和

8X FIFO

微分/积分非线性误差： ± 1.2

最低位

信号与噪声和失真率：70分贝，

= 12千赫

无杂散动态范围75 dB时，

= 12千赫

SPI （ CPOL = 0 ， CPHA = 0 ） / DSP兼容

串行接口采用SCLK高达20 MHz

单宽范围电源3.0伏至5.5伏

模拟量输入范围为0 V至电源电压

与500 kHz的带宽

硬件控制，可编程

采样周期

低工作电流（1.0 mA的3.3 V ，

2.0毫安在5.5 V随着外部引用， 1.7毫安

3.3V ， 2.4 mA的5.5 -V具有内部参考）

掉电：软件/硬件

掉电模式（ 1

μA

马克斯， EXT REF ），

自功率关断模式（ 1

μA,

EXT REF ）

可编程自动通道扫描

支持国防，航天，

和医疗应用

控制基线

一个封装/测试网站

一个网站制作

提供军用（ -55°C / 125°C ）

温度范围

(1)

延长产品生命周期

扩展产品更改通知

产品可追溯性

PW包

（ TOP VIEW ）

SDO

SDI

SCLK

EOC / （ INT ）

(1)

REFP

REFM

PWDN

GND

CSTART

自定义的温度范围内工作

描述

的TLV2548是一个高性能，12位低功耗，3.86微秒， CMOS模拟 - 数字转换器（ADC ），其

采用单3.0 V至5.5 V电源供电。该器件具有三个数字输入和3态输出[芯片

选择（CS），串行输入输出时钟（SCLK ），串行数据输入（SDI ），和串行数据输出（ SDO） ] ，提供了一个

直接的4线接口，最流行的主机的微处理器（ SPI接口）的串行端口。当接口

用TI DSP ，一个帧同步信号（ FS）的信号被用于指示串行数据帧的开始。

除了高速的A / D转换器和通用的控制能力，该装置具有一个片上的模拟

多路复用器，可以选择任何模拟输入或三个内部自测试电压之一。采样和保持

函数的第四个SCLK边缘（正常采样）之后自动启动，或者可以通过一个特殊的控制

销， CSTART ，延长采样期间（扩展采样）。正常取样周期也可以是

编程为短（ 12个SCLK ），长（ 24个SCLK ），以适应中更快SCLK操作受欢迎

高性能的信号处理器。的TLV2548被设计为具有非常低的功率消耗进行操作。该

节能功能的软件/硬件/自功率关断模式和可编程进一步增强

转换速度。转换时钟（ OSC）和基准电压源内置。该转换器可以使用该外部

SCLK作为转换时钟源，以实现更高（高达2.8

μs

当一个20 -MHz的SCLK用于）

转换速度。两个不同的内部基准电压是可用的。一个可选的外部参考也可以

用于实现最大的灵活性。

该TLV2548的特点是操作从-55°C至125°C 。

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

TLV2548-EP

SLAS668 - 2009年10月

www.ti.com

功能框图

VCC

REFP

REFM

4/2 V

参考

FIFO

12位

低功耗

12-BIT

SAR ADC

类似物

MUX

S / H

OSC

INT

命令

解码

EXT

转变

时钟

CFR

SDI

CMR （ 4个MSB ） DIV

SDO

SCLK

CSTART

PWDN

控制逻辑

EOC / （ INT ）

GND

表1.订购信息

(1)

-55 ° C至125°C

(1)

(2)

TSSOP -PW

包

(2)

订购零件

数

TLV2548MPWREP

顶部端标记

TV2548EP

磁带和2000年卷

对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI

网站：

www.ti.com 。

包装图纸，标准包装数量，热数据，符号和PCB设计指南可在

www.ti.com/sc/package 。

表2.端子功能

终奌站

名字

号

I / O

描述

模拟信号输入。模拟输入被加到这些端子，并且在内部

复用。驱动源阻抗应小于或等于1千欧。

xxx

对于源阻抗大于1 kΩ的，使用异步转换启动信号

CSTART （ CSTART低电平时间控制采样周期）或程序较长采样周期

增加采样时间。

片选。在CS输入高电平到低电平的跳变复位内部4位计数器，

使SDI ，并删除最大设定时间内从三态SDO 。 SDI被禁用

后的4位计数器计数到16（时钟沿）一个设置时间或一个低到高的范围内

CS转型先发生者为准。

注： CS上升沿和下降沿必须发生在SCLK为低的微处理器

接口如SPI 。

提交文档反馈

产品文件夹链接（ S）：

TLV2548-EP

TLV2548-EP

www.ti.com

SLAS668 - 2009年10月

表2.终端功能（续）

终奌站

名字

号

I / O

描述

此终端控制输入的模拟信号采样的从所选择的多路传输的开始

通道。采样时间开始CSTART的下降沿和上升沿结束

CSTART只要CS保持高电平。在模式01中，选择循环， CSTART可作为发行

一旦信道被选择，这意味着在选择周期过程中的第五个SCLK ，但

没有启动有效的采样时间，直到CS变为高。 CSTART的上升沿

（当CS = 1 ），也开始转换。配合该终端到V

如果不使用。

转换结束或中断主处理器。 [编程为EOC ] ：这个输出

变为从在采样周期结束时的高到低逻辑电平，并保持低电平直到

转换完成和数据准备转移。 EOC采用的是转换模式

00只。

xxx

[编程为INT] ：此引脚也可被编程为一个中断输出信号

主处理器。 INT的下降沿表示数据已准备好输出。以下

CS ↓或FS清除INT 。

DSP帧同步输入。指示或缩小该装置的串行数据帧的开始的。如果

FS仍然很低CS下降沿后， SDI未启用，直到一个积极FS是

呈现。在FS输入高电平到低电平的跳变复位内部4位计数器和

使得SDI的最大设定时间内。 SDI是4位后禁用的设置时间内

计数器计数到16 （钟边）或由低到高CS转型先发生者为准。

xxx

配合该终端到V

如果不使用。请参阅数据码信息部分，第1项。

接地回路的内部电路。除非另有说明，所有的电压测量

是相对于GND 。

模拟和参考电路断电时，该引脚为逻辑0 。该

设备可以通过积极的CS， FS或CSTART重新启动后，该引脚被拉回逻辑

1 。

输入串行时钟。这个终端装置接收来自主处理器的串行SCLK 。 SCLK为

用于时钟输入SDI的输入寄存器。当编程时，它也可以被用来作为

转换的时钟源。

注：该设备支持CPOL （时钟极性） = 0，这是SCLK返回到零的时候

空转的SPI兼容接口。

串行数据输入。输入数据被呈现的MSB （ D15 ）的第一。第4位的最高位，

D（ 15-12 ）被解码为16的命令之一。配置写命令要求

一个额外的12位数据。

xxx

当FS的不使用（FS = 1 ）时，第一MSB（ D15 ）是CS的下降沿之后的预期

并在SCLK的上升沿（ CS ↓后）锁存。

xxx

当FS被使用（典型与来自DSP的有源FS）的第一最高位（ D15 ），预计

后的FS的下降沿，锁存到在SCLK的下降沿。

xxx

SDI是一个建立时间内禁用后4位计数器计数到16 （钟边）或

低到高的CS过渡先发生者为准。

三态串行输出的A / D转换结果。 SDO保持在高阻抗

状态当CS为高，后在CS下降沿，直到MSB呈现。该

输出格式为MSB优先。

xxx

当FS不使用（ FS = 1 CS下降沿）， MSB被提交给SDO

销的CS下降沿之后，和连续的数据可在SCLK的上升沿

而改变的下降沿。

xxx

当FS时（ FS = 0 CS下降沿）中，MSB后提交给SDO

被检测到的CS和FS = 0的下降沿。连续数据可在下降沿

SCLK和改变的上升沿。（这一般是用于从一个有源的FS

DSP ）。

xxx

对于转换和FIFO读周期，第12位是从以前的转换结果

（数据），其次是4不在乎位。从SDO的前四位为CFR读周期应

被忽略。该寄存器的内容是，在过去12位。 SDO是三态（浮动）的第16位之后。

请参阅数据码信息部分，第2项。

外部基准输入或内部参考脱钩。配合这个引脚，如果要模拟地

内部参考材料。

CSTART

EOC / （ INT ）

GND

PWDN

SCLK

SDI

SDO

REFM

提交文档反馈

产品文件夹链接（ S）：

TLV2548-EP

TLV2548-EP

SLAS668 - 2009年10月

www.ti.com

表2.终端功能（续）

终奌站

名字

REFP

VCC

号

I / O

描述

外部基准输入或内部参考去耦（ 10并联电容器

μF

和

0.1

μF

REFP和REFM之间）。最大输入电压范围是由所确定的

施加到该端子上的电压和所述REFM终端时间差

使用外部参考电压。

正电源电压

详细说明

模拟输入和内部测试电压

4/8个模拟输入和三个内部测试输入由根据模拟多路选择

输入的命令。输入多路复用器是一个突破前先型，以减少输入到输入噪声注入

从产生的信道切换。

变流器

该TLV2548采用利用电荷再分配DAC的12位逐次逼近型ADC 。

图1

节目

ADC的简化版本。

采样电容器取得在采样周期上Ain的信号。当转换过程

开始时， SAR控制逻辑和电荷再分配DAC用于加减固定金额收费的

从采样电容，以使所述比较器到平衡状态。当比较器是平衡的，

在转换完成并产生ADC输出代码。

收费

再分配

DAC

艾因

控制

逻辑

ADC CODE

REFM

逐次逼近系统图1.简化模型

串行接口

输入数据格式

最高位

D15D12

命令ID [ 15:12]

D11D0

配置数据域ID [ 11 ： 0 ]

最低位

输入的数据是二进制的。所有尾随空白，可以用零填充。

输出数据格式阅读CFR / FIFO读

最高位

D15D12

不在乎

D11D0

登记的内容或FIFO内容OD [ 11 ： 0 ]

最低位

提交文档反馈

产品文件夹链接（ S）：

TLV2548-EP

TLV2548-EP

www.ti.com

SLAS668 - 2009年10月

输出数据格式转换

最高位

D15D4

转换结果

外径[ 11：0]

D3D0

不在乎

最低位

输出数据格式为二进制（单极性直二进制）。

二进制

零标度代码= 000H ， Vcode = VREFM 。

满量程代码= FFFh的， Vcode = VREFP

1 LSB

控制和定时

上电和初始化要求

通过写A000H到TLV2548确定处理器类型（ CS必须切换）。

配置设备（ CS必须从高至低跳变，然后就可以保持低，如果在DSP模式;

即，有效的FS ）。

系统上电或从掉电恢复的第一个转换是无效的。

启动循环

当FS的不使用（FS = 1 ，在CS的下降沿）， CS的下降沿是周期的开始。

当FS被使用（ FS为从DSP的一个有效信号）， FS的下降沿是周期的开始。

第4个MSB ：命令寄存器（ CMR ）

该TLV2548有4位指令集（见

表3）

加上一个12位结构的数据字段。大部分的

命令要求只有第4个MSB ，即没有12比特的数据字段。

有效的命令列于

表3中。

表3. TLV2548命令集

(1)

SDI D（ 15-12 ） BINARY

0000b

0001b

0010b

0011b

0100b

0101b

0110b

0111b

1000b

1001b

1010b

1011b

1100b

1101b

1110b

1111b

(1)

啊加数据

FH加上数据

选择模拟输入通道0

选择模拟输入通道1

选择模拟量输入通道2

选择模拟输入通道3

选择模拟输入通道4

选择模拟输入通道5

选择模拟输入通道6

选择模拟输入通道7

SW断电（模拟+参考）

阅读CFR登记显示为SDO三维数据（ 11-0 ）

写CFR随后的12位数据，例如， 0A100h装置外部基准

短的采样， SCLK / 4 ，单发射击， INT

选择测试，电压= （ REFP + REFM ） / 2

选择测试，电压= REFM

选择测试，电压= REFP

FIFO读取，显示为SDO D（ 15-4 ），D FIFO内容（ 3-0 ） = 0000

命令

在CFR的状态可以读取与读CFR命令时对器件进行编程的单次转换模式

（ CFR D [ 6,5] = 00）。

提交文档反馈

产品文件夹链接（ S）：

TLV2548-EP