【TLK10002www.ti.comSLLSE75–2011年5月10Gbps的双通道多速率收发器检】,IC型号TLK10002CTR,TLK10002CTR PDF资料,TLK10002CTR经销商,ic,电子元器件-51电子网

TLK10002

www.ti.com

SLLSE75

–

2011年5月

10Gbps的双通道多速率收发器

检查样品：

TLK10002

特点

双通道的10Gbps多速率收发器

支持所有CPRI和OBSAI数据速率

集成的延迟测量功能，

精度高达814 PS

支持SERDES的操作最多

10Gbps的数据传输速率在高速侧和

高达5Gbps的低速侧

CML差分I / O的高速和

低速方

共享或每个独立的参考时钟

通道

在这两个高速环路和能力

低速两侧， OBSAI标准

支持数据重定时操作

支持PRBS 2

-1, 2

-1和2

-1

高频/低频/混色器

频率/ CRPAT长/短模式

生成和验证

两个电源： 1.0V核心和1.5

1.8V的I / O

发送去加重和接收自适应

均等化，允许扩展

背板/电缆就这两个高速

和低速方

可编程发送输出摆幅在两个

高速和低速边。

最小接收器差分输入阈值

为100mV的

信号（ LOS ）检测的损失

接口背板，无源和有源

铜缆或SFP / SFP +光模块

热插拔保护

JTAG ; IEEE 1149.1 /1149.6测试接口

MDIO ; IEEE 802.3条-22支持

65nm的先进CMOS技术

工业工作环境温度

（ -40 ° C至85°C），在全速率

功耗： 1.6W典型

器件封装：13毫米X 13毫米， 144针

PBGA ， 1毫米的球间距

应用

无线基础设施CPRI和OBSAI链接

高速视频应用

专有有线/背板链接

高速点对点传输

系统

TLK10002通道A

0.5 - 5Gbps的

1/2/4的Diff双

1:1

2:1

4:1

1 - 10Gbps的

1差动对

0.5 - 5Gbps的

1 / 2/4的Diff双

1:1

2:1

4:1

1 - 10Gbps的

1差动对

TLK10002通道B

0.5 - 5Gbps的

1/2/4的Diff双

1:1

2:1

4:1

1 - 10Gbps的

1差动对

0.5 - 5Gbps的

1/2/4的Diff双

1:1

2:1

4:1

1 - 10Gbps的

1差动对

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

版权

2011年，德州仪器

TLK10002

SLLSE75

–

2011年5月

www.ti.com

描述

该TLK10002是一个双通道多速率收发器旨在用于高速双向点至点

数据传输系统。它具有无线基站的特殊支持远程射频头（ RRH ）

应用程序，但也可以在其他的高速应用中使用。它支持所有CPRI和OBSAI率

从1.2288Gbps至9.8304Gbps 。

该TLK10002执行1 ：1,2 ：1和4 ：1的序列的8B / 10B编码数据流呈现在它的低

速度（LS）端的数据输入端。序列化的8B / 10B编码的数据被呈现在高速（ HS）的侧

输出。同样， TLK10002执行1 ：1， 1：2和1：4解串行化的8B / 10B编码的数据流

介绍了其高速端数据输入。反序列化的8B / 10B编码的数据出现在低

速侧输出。根据不同的序列化/反序列化比，低速侧的数据速率的范围可以

从0.5Gbps至5Gbps的和高速侧的数据速率范围在1Gbps至10Gbps 。无论低速

和高速侧的数据输入和输出是差分电流模式逻辑（CML ）的集成型

终端电阻。在1：1的方式中，输入可以是原始的（非8B / 10B编码）数据，从而允许

通过该设备传输的PRBS数据。

该TLK10002执行数据序列化/反序列化和时钟提取作为物理层接口

装置。提供灵活的时钟方案，以支持各种操作。它们包括用于支撑

时钟与外部抖动清洗时钟来自高速侧回收。

该TLK10002提供了两个低速侧和两个高速侧环回模式自检和系统

诊断的目的。

该TLK10002有内置模式生成和验证，以帮助在系统测试。低速侧

支持新一代PRBS 2和验证

-1, 2

-1 ，2-

-1模式。除了那些PRBS模式，

高速侧支持高，低，混合和CRPAT长/短模式生成和验证。

该TLK10002具有信号（ LOS）检测功能的高速和低速的综合损耗

两侧。 LOS信号被断言的条件，其中输入的差分电压摆动小于LOS断言

门槛。输入差分电压摆动必须超过去断言阈值的LOS情况是

清除。

车道调整为每个通道是通过对实施了专有的通道对齐方式实现

低速侧接口。该接口的上行链路伙伴设备需要实现车道调整

方案正确的链接操作。恢复正常的链路上运行通道对齐，才能达到后。

这两个TLK10002通道完全独立。它们可以用不同的基准时钟进行操作，在

不同的数据速率，并与不同的序列化/反序列化比率。

该TLK10002的低速侧是理想的与位于同一本地的FPGA或ASIC接口

物理系统。高速侧是理想的，通过光纤与远程系统的接口，一个

电电缆，或底板接口。该TLK10002支持操作SFP和SFP +光

模块。

版权

2011年，德州仪器

TLK10002

www.ti.com

SLLSE75

–

2011年5月

框图

该TLK10002设备的简化框图示于

图1

通道A是相同的

通道B的这种低功耗收发器包括两个串行器/解串器（ SERDES ）模块，一个在低

速侧，另一个在所述高速侧。这两个SERDES模块之间是核心逻辑块

执行所有的逻辑功能，包括信道同步，通道对齐， 8B / 10B编码/解码，

以及测试图案生成和验证。

该TLK10002提供了一个管理数据输入/输出（ MDIO）接口以及一个JTAG接口进行

设备的配置，控制和监测。的TLK10002引脚功能的详细描述中提供

表1中。

INA0P/N

INA1P/N

INA2P/N

INA3P/N

低

速度

SIDE

SERDES

LS PRBS

VERIFIER

CHANNEL SYNC

8B / 10B解码器

巷对齐奴隶

TX FIFO

图案

发电机

8B / 10B编码器

CH annel一

HS PRBS

发电机

高

速度

SIDE

SERDES

HSTXAP / N

OUTA0P/N

OUTA1P/N

OUTA2P/N

OUTA3P/N

LS_OK_OUT_A

LS_OK_IN_A

PDTRXA_N

VDDRA_LS

8B / 10B解码器

巷对齐大师

RX FIFO

8B / 10B解码器

CHANNEL SYNC

LS PRBS

发电机

HS PRBS

VERIFIER

HSRXAP / N

CLKOUTAP / N

图案

VERIFIER

航线运行安全审计

VDDRA_HS

VDDA

REFCLK0P/N

REFCLK1P/N

REFCLKA_SEL

RESET_N

PRTAD [4 ：0]的

MDC

MDIO

TESTEN

PRBSEN

PRBS_PASS

VDDT

VDDD

DVDD

VDDO

VSS

TDO

TMS

MDIO

接口

JTAG

TRST_N

TCK

TDI

在TLK10002图1.简化框图

包

为TLK10002 ，则使用13毫米×13毫米， 144引脚PBGA封装用1mm的球间距。该装置

引脚输出是如图所示

图2

并详细描述于

表1

和

表2中。

版权

2011年，德州仪器

TLK10002

SLLSE75

–

2011年5月

www.ti.com

INA1P

INA1N

VSS

INA3P

INA3N

VSS

INB0P

INB0N

VSS

INB2P

INB2N

VSS

INA2P

INA2N

VDDA_LS

VSS

VDDA_LS

VSS

VDDA_LS

INB1P

INB1N

VSS

INA0N

VSS

INA0P

VSS

PDTRXA_N

TMS

TDI

TCK

VDDD

VSS

DVDD

VDDD

MDC

LOSB

LS_OK_IN_B

PRTAD4

CLKOUTBP

PRBSEN

CLKOUTAP

LS_OK_OUT_A

航线运行安全审计

VDDT_HS

PRTAD1

CLKOUTBN

LS_OK_IN_A

CLKOUTAN

VSS

PRTAD0

VSS

VDDA_HS

VSS

AMUXA

VSS

HSRXAN

HSRXAP

VSS

HSTXAP

OUTA0P OUTA0N

VSS

VDDO0

VPP

DVDD

VSS

DVDD

MDIO

VDDO1

VSS

OUTA1P OUTA1N

OUTA2N

VSS

TRST_N

VSS

RESET_N

VSS

OUTB1P

VSS

TDO

VDDD

DVDD

VDDD

PRTAD3

VSS

VDDRA_LS OUTA2P

VSS

OUTA3N

OUTA3P

VSS

OUTB0N

AMUXB

VSS

VDDT_LS

VSS

VDDRA_HS HSTXAN

VDDA_HS

VSS

VDDRB_HS

VSS

REFCLK0N

VSS

HSRXBN

HSRXBP

VSS

HSTXBP

HSTXBN

VSS

LS_OK_OUT_B REFCLKB_SEL

PRBS_PASS

REFCLK1P

PRTAD2

REFCLKA_SEL

GPI0

REFCLK1N

TESTEN

REFCLK0P

OUTB0P PDTRXB_N

VDDRB_LS OUTB1N

VSS

INB3P

VSS

INB3N

OUTB2N OUTB2P

VSS

OUTB3N OUTB3P

图2.在一个13毫米×13毫米144引脚PBGA封装引出线的TLK10002的

引脚功能

中提供的TLK10002装置的引脚功能的细节

表1

和

表2中。

表1.引脚说明

–

信号引脚

针

信号

通道A

HSTXAP

HSTXAN

HSRXAP

HSRXAN

D12

E12

B12

A12

D1/E1

B2/C2

A1/B1

A4/A3

F3/E3

C4/C5

B5/B6

A6/A7

产量

CML

VDDA_HS

输入

CML

VDDA_HS

输入

CML

VDDA_LS

产量

CML

VDDA_LS

串行发送通道A输出。

HSTXAP和HSTXAN包括高速侧

传送方向通道的差分串行输出信号。在设备复位（ RESET_N

低电平），这些管脚驱动差分为零。这些CML输出必须交流

再加。

串行接收通道A输入。

HSRXAP和HSRXAN包括高速侧

接收方向通道A的差分串行输入信号。这些CML的输入信号必须

交流耦合的。

平行通道A输入。

INAP和INAN包括低速侧的发射方向

通道差分输入信号。仅INA [0]被用在1：1的方式，只INA [1：0 ]

中使用2：1的模式。这些信号必须交流耦合。

并行通道A输出。

OUTAP和OUTAN包括低速侧接收

方向通道差分输出信号。在设备复位（ RESET_N断言

低）这些引脚驱动差分为零。仅OUTA [0]被用在1：1的方式，只

OUTA [1： 0]用于在2：1的模式。这些信号必须交流耦合。

通道接收信号丢失（ LOS ）指示。

LOSA = 0 ：信号检测。

LOSA = 1：信号丢失。

信号丢失检测是基于输入信号电平。

当HSRXAP / N具有差分输入信号摆幅

<75

mVpp的，航线运行安全审计将被置

（如果启用）。一旦认定，则输入信号必须

＆ GT ;

150 mVpp的这个LOS是

拉高。

其它功能可在LOSA实时观察，通过MDIO配置。

在设备复位（ RESET_N低电平），该引脚被拉低。在销的基础力量

向下（ PDTRXA_N低电平）时，此引脚悬空。在基于寄存器断电

（ 1.15高电平），该引脚悬空。注：强烈建议航线运行安全审计是

带来的应用电路板（头）一个方便点，在事件

调试是必需的。

版权

2011年，德州仪器

BGA

方向

TYPE

供应

描述

INA [3：0 ]的P / N

OUTA [3：0 ]的P / N

航线运行安全审计

产量

LVCMOS

1.5V/1.8V

VDDO0

40Ω驱动器

TLK10002

www.ti.com

SLLSE75

–

2011年5月

表1.引脚说明

–

信号引脚（续）

针

信号

BGA

方向

TYPE

供应

输入

LVCMOS

1.5V/1.8V

VDDO0

描述

参考时钟选择通道A.

该输入为低电平时，选择REFCLK0P / N作为

时钟参考通道A SERDES 。当高， REFCLK1P / N被选择作为时钟

参考通道SerDes的。如果软件控制（寄存器位1.1 ），该输入

信号应接低电平。看

图11

对于更多的细节。默认的参考时钟

通道A REFCLK0P / N 。

A通道高速侧输出时钟。

默认情况下，此输出使能和输出

高速侧通道已恢复的字节时钟（高速线路速率除以20 ）。

任选地它可以被配置为输出的VCO时钟除以2的其他

的MDIO可选择的分频比1，2， 4，5， 8，10， 16 ，20，和25是可用的。看

图11 。

CLKOUTAP / N

C9/C10

产量

CML

DVDD

这CML输出必须交流耦合。

在设备复位（ RESET_N低电平），这些引脚被驱动差分为零。

在引脚基于断电（ PDTRXA_N和PDTRXB_N低电平），这些引脚

浮动。

在基于寄存器的断电（ 1.15高电平两个通道），这些引脚

浮动。

通道A的高速侧恢复字节时钟，也可以定向到CLKOUTBP / N引脚

通过MDIO接口。

输入

LVCMOS

1.5V/1.8V

VDDO0

产量

LVCMOS

1.5V/1.8V

VDDO0

40Ω驱动器

输入

LVCMOS

1.5V/1.8V

VDDO0

通道接收通道对齐状态指示灯。

从巷对齐从接收到的链接伙伴巷对齐状态信号

装置。

LS_OK_IN_A = 0 ：通道A的链接伙伴收到未对齐车道。

LS_OK_IN_A = 1 ：信道的链路伙伴接收通道对齐

通道发送通道对齐状态指示灯。

发送到巷对齐主链路合作伙伴设备上巷对齐状态的信号。

LS_OK_OUT_A = 0 ：通道A发送泳道没有对齐。

LS_OK_OUT_A = 1 ：通道发送通道对齐。

收发器断电。

当该引脚保持低电平（有效），通道A被放置在

掉电模式。如果无效，通道A正常工作。之后的无效，一

软件数据路径复位必须通过MDIO接口发出。

REFCLKA_SEL

LS_OK_IN_A

B10

LS_OK_OUT_A

PDTRXA_N

通道B

HSTXBP

HSTXBN

HSRXBP

HSRXBN

K12

L12

H12

G12

M3/M4

L1/M1

K2/L2

H1/J1

M7/M6

L6/L5

K5/K4

J3/H3

产量

CML

VDDA_HS

输入

CML

VDDA_HS

输入

CML

VDDA_LS

产量

CML

VDDA_LS

串行传输通道B输出。

HSTXBP和HSTXBN包括高速侧

传送方向通道B的差分串行输出信号。在设备复位（ RESET_N

低电平），这些管脚驱动差分为零。这些CML输出必须交流

再加。

串行接收通道B输入。

HSRXBP和HSRXBN包括高速侧

接收方向通道B的差分串行输入信号。这些CML的输入信号必须

交流耦合的。

平行通道B的输入。

INBP和INBN包括低速侧的发射方向

通道B的差分输入信号。仅INB [0]被用在1：1的模式，和仅INB [1：0 ]

中使用2：1的模式。这些信号必须交流耦合。

并行通道B输出。

OUTBP和OUTBN包括低速侧接收

方向通道B的差分输出信号。在设备复位（ RESET_N断言

低）这些引脚驱动差分为零。仅OUTB [0]被用在1：1的方式，只

OUTB [1： 0]用于在2：1的模式。这些信号必须交流耦合。

INB [3：0 ]的P / N

OUTB [3：0 ]的P / N

版权

2011年，德州仪器