TLC2942
高性能双锁相环积木
SLAS146B - 1996年11月 - 修订1997年6月
终端功能
终奌站
名字
BIAS1
BIAS2
FIN–A1
FIN–A2
FIN–B1
FIN–B2
GND
LOGIC VDD1
LOGIC VDD2
LOGIC GND1
LOGIC GND2
NC
号
37
25
4
16
5
17
8, 12,
27,31
1
13
7
19
9, 10, 11,
20, 28,
29, 30,
32
33
21
6
18
2
14
35
23
34
22
3
15
38
26
36
24
I
I
I
O
O
I
I
O
O
I
I
I/
O
I
I
I
I
I
I
描述
VCO1偏置电源。一个外部电阻（ RBIAS1 ） VCO VDD1和BIAS1之间提供偏置调整
的振荡频率范围。
VCO2偏置电源。一个外部电阻（ RBIAS2 ） VCO VDD2和BIAS2之间提供偏置调整
的振荡频率范围。
输入参考频率1，频率f（ REF IN ） 1适用于FIN- A1中。
输入参考频率2频率f（ REF IN ）2被施加到FIN- A2中。
输入VCO1外部计数器的输出频率f （ FIN -B ） 1 。 FIN- B1被名义上从外部提供
计数器（参照图28）。
输入VCO2外部计数器的输出频率f （ FIN -B ） 2 。 FIN- B2被名义上从外部提供
计数器（参照图28）。
地
Logic1电源电压。 VDD1逻辑电压提供给内部逻辑1.逻辑VDD1应该分开
从另一供应线，以减少电源之间的交叉耦合。
Logic2电源电压。 LOGIC VDD2提供电压，内部逻辑2.逻辑VDD2应分开
从另一供应线，以减少电源之间的交叉耦合。
地面的内在逻辑1
地为内部逻辑2
无内部连接
PFD INHIBIT1
PFD INHIBIT2
PFD OUT1
PFD OUT2
SELECT1
SELECT2
VCO GND1
VCO GND2
VCOINHIBIT1
VCOINHIBIT2
VCO OUT1
VCO OUT2
VCO VDD1
VCO VDD2
VCOIN1
VCOIN2
PFD抑制1的控制。当PFD INHIBIT1高时， PFD OUT1处于高阻抗状态（见
表4）。
PFD抑制2的控制。当PFD INHIBIT2高时， PFD OUT2处于高阻抗状态（见
表5）。
PFD1输出。当在PFD INHIBIT1高， PFD OUT1处于高阻抗状态。
PFD2输出。当在PFD INHIBIT2高， PFD OUT2是在高阻抗状态。
VCO1输出频率选择。当选择1为高时， VCO1的输出频率是
选择1为低电平时，输出频率为1 （见表1） 。
1/2当
1/2当
VCO2输出频率选择。当选择2为高时， VCO2输出频率是
选择2为低电平时，输出频率为1 （见表1） 。
地面VCO1
地面VCO2
VCO1抑制控制。当VCOINHIBIT1高时， VCO的OUT1为低（见表2）。
VCO2抑制控制。当VCOINHIBIT2高时， VCO的OUT2为低（见表3）。
VCO1输出。当VCOINHIBIT1高时， VCO的OUT1为低。
VCO2输出。当VCOINHIBIT2高时， VCO的OUT2为低。
VCO1电源电压。 VCO VDD1供应电压VCO1 。 VCO VDD1应该从逻辑中分离出来
VDD1和VDD2的逻辑和VCO VDD2降低电源之间的交叉耦合。
VCO2电源电压。 VCO VDD2提供电压VCO2 。 VCO VDD2应与逻辑分开
VDD1和VDD2的逻辑和VCO VDD1以减少电源之间的交叉耦合。
VCO1控制电压输入。名义上的外部环路滤波器输出1连接到VCOIN1控制VCO1
振荡频率。
VCO2控制电压输入。名义上的外部环路滤波器输出2连接到VCOIN2控制VCO2
振荡频率。
邮政信箱655303
达拉斯，德克萨斯州75265
3
QQ：2880707522 复制
