【TLC1549C ， TLC1549I ， TLC1549M10位模拟数字转换器与串行控制SLAS0】,IC型号TLC1549,TLC1549 PDF资料,TLC1549经销商,ic,电子元器件-51电子网

TLC1549C ， TLC1549I ， TLC1549M

10位模拟数字转换器

与串行控制

SLAS059C - 1992年12月 - 修订1995年3月

10位分辨率的A / D转换器

固有的采样和保持

总非调整误差。。。

1 LSB（最大值）

片内系统时钟

终端的兼容和TLC549

TLV1549

CMOS技术

D， JG ，或P包装

（ TOP VIEW ）

REF +

ANALOG IN

参考=

GND

I / O时钟

数据输出

FK包装

（ TOP VIEW ）

该TLC1549C ， TLC1549I和TLC1549M

有10位，开关电容，逐次

近似

模拟 - 数字

转换器。

这些器件具有两个数字输入和一个

三态输出[片选（ CS ），输入输出时钟

（ I / O CLOCK ）和数据输出（ DATA OUT ） ]为

提供一个三线接口的串行端口

主机处理器。

采样和保持功能是自动的。该

这些设备的功能结合器

差分高阻抗基准输入，

便利比率转换，缩放和

从逻辑和供给隔离的模拟电路的

噪声。开关电容设计使低

在整个工作自由空气的转换错误

温度范围。

ANALOG IN

REF-

3 2 1 20 19

9 10 11 12 13

REF +

VCC

I / O时钟

数据输出

NC - 无内部连接

包

陶瓷DIP

（ JG ）

—

TLC1549MJG

—

版权

1995年，德州仪器

描述

该TLC1549C的特点是操作从0℃至70℃。该TLC1549I的特点是操作

从 - 40 ° C至85°C 。该TLC1549M的特点是操作上的整个军用温度范围

- 55 ° C至125°C 。

可选项

0 ° C至70℃

- 40 ° C至85°C

- 55 ° C至125°C

小尺寸

(D)

TLC1549CD

TLC1549ID

—

芯片载体

（ FK ）

塑料DIP

(P)

TLC1549CP

TLC1549IP

—

TLC1549MFK

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

邮政信箱655303

达拉斯，德克萨斯州75265

GND

TLC1549C ， TLC1549I ， TLC1549M

10位模拟数字转换器

与串行控制

SLAS059C - 1992年12月 - 修订1995年3月

功能框图

REF +

参考=

10-Bit

模拟 - 数字

变流器

（开关电容器）

ANALOG IN

样品

HOLD

产量

数据

10 ：1的数据

选择和

司机

数据输出

系统时钟

控制逻辑

和I / O

计数器

I / O时钟

显示终端的数字是只有D， JG ，和P包。

典型等效输入量

采样模式在输入过程中短路阻抗

1千欧（典型值）

ANALOG IN

CI = 60 pF的典型

（等效输入

电容）

ANALOG IN

5 MΩ TYP

HOLD模式在输入过程中短路阻抗

邮政信箱655303

达拉斯，德克萨斯州75265

TLC1549C ， TLC1549I ， TLC1549M

10位模拟数字转换器

与串行控制

SLAS059C - 1992年12月 - 修订1995年3月

终端功能

终奌站

名字

ANALOG IN

号

I / O

描述

模拟信号输入。驱动源阻抗应

≤

1 kΩ的。外部驱动源为模拟输入量

应该有一个电流能力

≥

10毫安。

片选。 CS为高电平到低电平的跳变复位内部计数器和控制，使DATA OUT和

I / O最多的建立时间以及内部系统时钟两个下降沿内部时钟。低到高

过渡禁用设置的时间内I / O CLOCK加上内部系统时钟两个下降沿。

这为A / D转换结果的三态串行输出处于高阻抗状态，当CS为高电平，积极

当CS为低电平。用有效的芯片选择，数据输出从高阻抗状态取出，被驱动以

对应于先前的转换结果的MSB值的逻辑电平。我的下一个下降沿/ O

时钟驱动DATAOUT的逻辑电平相对应的下一个最显著位，剩余的位

是为了与LSB上出现的I / O CLOCK的第九个下降沿移出。在第十个下降沿

的I / O CLOCK ， DATA OUT被驱动到低逻辑电平，使得超过10个时钟的串行接口的数据传输

生产零的未使用的LSB 。

接地回路内部电路。除非另有说明，所有的电压测量都是相对于GND 。

输入/输出时钟。的I / O时钟接收该串行I / O时钟输入，并执行以下三个功能：

1）在I / O CLOCK第三下降沿时，模拟输入电压开始充电的电容器阵列，并

继续这样做，直到I / O CLOCK的第十下降沿。

2）移出的数据从先前的转换数据的其余9位。

3），它可以将转换到第十时钟的下降沿的内部状态控制器的控制。

上基准电压值（通常为VCC ）加到REF + 。最大输入电压范围是

通过施加到REF +的电压与施加至REF的电压之间的差来确定。 -

下基准电压值（标称地）被施加至REF - 。

正电源电压

数据输出

GND

I / O时钟

REF +

参考=

VCC

详细说明

随着芯片选择（ CS ）无效（高）， I / O CLOCK最初是禁用和DATA OUT处于高阻

状态。当串行接口使CS有效（低电平）时，转换序列开始我启用/ O

时钟和从所述高阻抗状态中除去DATA OUT的。串行接口则提供了

I / O CLOCK序列I / O CLOCK和接收数据从先前的转换结果。 I / O CLOCK

接收一个输入序列，该序列是10至16个时钟周期长从主机串行接口。第10

I / O时钟提供采样模拟输入控制时序。

有六个基本串行接口定时模式可以与TLC1549使用。这些模式

如表1所示。由I / O的时钟和CS的动作速度决定，这些模式是：（ 1）一

快速模式与传输之间有10时钟传输和CS无效（高），（ 2 ）快速模式下10小时

传送和CS有效（低电平）连续地，（3）快速模式下使用11至16时钟转移和CS无效（高）

传输之间，（ 4）快速模式与16位传输和CS有效（低电平）持续，（ 5 ）慢速模式

在11至16时钟传输和传输之间CS无效（高），并用16个时钟传送（ 6 ）慢速模式

和CS有效（低电平）持续。

前一次转换的MSB在CS下降沿出现在DATA OUT的模式1 ，模式3和

模式五，在21个

从第十I / O时钟模式2和模式4 ，并按照下降沿

第十六时钟模式下降沿6.其余9位被移出上的下九下降沿

I / O CLOCK 。十位的数据被发送到通过DATA OUT主机串行接口。串行数

所用的时钟脉冲也取决于操作模式，但需要至少10个时钟脉冲

转换开始。在第十时钟下降沿，内部逻辑取数据输出低，以确保

其余的位值是零，如果在I / O CLOCK传送大于10个时钟长。

表1列出了操作模式相对于CS， I / O的串行传送时钟数的状态下

可以被使用，并且定时在其上先前转换的MSB出现在输出端。

邮政信箱655303

达拉斯，德克萨斯州75265

TLC1549C ， TLC1549I ， TLC1549M

10位模拟数字转换器

与串行控制

SLAS059C - 1992年12月 - 修订1995年3月

详细说明

表1模式操作

模式

模式1

快捷方式

模式2

模式3

模式4

SLOW模式

模式5

MODE 6

高转换周期之间

持续低

高转换周期之间

持续低

高转换周期之间

持续低

数

I / O时钟

11至16

MSB端子6

CS下降沿

在21

CS下降沿

在21

CS下降沿

第16个时钟下降沿

定时

图

图6

图7

图8

图9

图10

图11

此时间也启动串行接口通信。

不超过16个时钟应该被使用。

所有的模式需要21最低期限

第十I / O CLOCK的前一个新的下降沿后

传送序列就可以开始。在串行I / O时钟数据传输， CS必须有效（低），使I / O

时钟使能。当CS的数据传输（模式1，图3和图5）之间切换，所述过渡处的CS是

确认为有效的只有当电平保持为1.425的最低期限

转型后。如果

转印是超过10的I / O时钟（模式3，4 ，5和6），第十一时钟的上升沿必须在发生

9.5

之后的第10 I / O时钟的下降沿;否则，该设备可与失去同步

主机的串行接口和CS ，必须切换到恢复正常运行。

快捷方式

该TLC1549是在快速模式下的串行I / O时钟数据传输中完成21

从下落

第十I / O时钟边缘。用10 -时钟串行传送，该设备可以在快速模式时才执行动作。

模式1 ：快速模式，传输之间CS无效（高）， 10小时接送

在这种模式下， CS为串行I / O时钟之间的传输无效（高），每个传输10个时钟长。该

CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。上升沿

CS的端部通过在指定的延迟时间之内输出返回数据到高阻抗状态的序列。

另外， CS的上升沿禁用一个建立时间内的I / O时钟加上内部系统的两个下降沿

时钟。

模式2：快速模式， CS有效（低电平）不断， 10小时转移

在这种模式下， CS为串行I / O时钟传送之间有效（低），每个传输10个时钟长。后

最初的转换周期， CS是为后续的转换保持有效（低）。在21

在下跌后

第十I / O时钟边缘，前一次转换的MSB出现在DATA OUT 。

模式3 ：快速模式，传输之间CS无效（高）， 11至16时钟传送

在这种模式中， CS为串行I / O时钟转移和各传送可以是11到16个时钟之间无效（高）

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O时钟加的两个下降沿

内部系统时钟。

模式4：快速模式， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低）于以后的转换。在21

后

第十I / O CLOCK的下降沿，前次转换的MSB出现在DATA OUT 。

SLOW模式

在低速模式下，串行I / O时钟数据传输21后完成

从第十的下降沿

I / O CLOCK 。

邮政信箱655303

达拉斯，德克萨斯州75265

TLC1549C ， TLC1549I ， TLC1549M

10位模拟数字转换器

与串行控制

SLAS059C - 1992年12月 - 修订1995年3月

模式五：低速模式下，传输之间CS无效（高）， 11至16时钟传送

在这种模式中， CS为串行I / O时钟转移和各传送可以是11到16个时钟之间无效（高）

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O时钟加的两个下降沿

内部系统时钟。

MODE 6 ：低速模式下， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低）于以后的转换。的下降沿

第十六个I / O CLOCK然后从低状态删除数据输出，允许开始每个序列

前一次转换的MSB立即出现在DATA OUT 。该设备然后准备进行下一个16

由串行接口发起时钟转移。

模拟输入采样

模拟输入的采样开始的第三个的I / O时钟的下降沿，并取样持续7

I / O时钟周期。将样品保持在第十的I / O时钟的下降沿。

转换器和模拟输入

在逐次逼近型转换系统在CMOS的阈值检测器确定每个比特通过

检查充电的一系列二进制加权电容（参见图1）。中的第一阶段

转换过程中，模拟输入是通过关闭在S采样

开关，所有的S

同时切换。

此操作充电所有电容器的输入电压。

在转换过程中的下一阶段，所有的S

和S

开关被打开，并且阈值检测器

开始识别比特通过识别每个电容器相上的电荷（电压）的参考值（ REF - ）

电压。在切换序列， 10电容器分别检查，直到所有10位被识别和

然后将电荷转换序列被重复。在转换阶段的第一步骤中，阈值检测器

着眼于所述第一电容器（重量= 512）。此电容器的节点512被切换到REF +电压，并且

所有梯子上的其它电容器等效节点切换到REF - 。如果在求和的电压

节点是大于阈值检测器的触发点（约一半V

），比特0被放置在

输出寄存器与512重量电容器被切换至REF - 。如果在求和节点处的电压小于

比阈值检测器的触发点，比特1被放置在寄存器和这512重量电容器遗体

连接到REF +通过逐次逼近过程的其余部分。重复该过程

对于256重量电容器，128重量电容器等上下行，直到所有位被确定。

用逐次逼近过程的每个步骤中，初始电荷重新分配其中的

电容器。在转换过程依赖于电荷再分配，以确定数据位从MSB到LSB 。

邮政信箱655303

达拉斯，德克萨斯州75265