TL16C2552
www.ti.com
SLWS163A - 2005年9月 - 修订2006年6月
设备信息（续）
终端功能（续）
终奌站
名字
D0-D4
D5-D7
DSRA ，
DSRB
FN NO 。
2-6
7-9
兴业NO 。
27 - 31
32, 1, 2
I / O
I / O
描述
数据总线（双向） 。这些引脚是8位，三态数据总线传输
信息或来自用于控制的CPU 。 D0是最低显著位，并在第一个数据位
一个传输或接收的串行数据流。
数据设置就绪（低电平有效） 。这两个输入与UART通道A相关
和B为逻辑低电平这些引脚指示调制解调器或数据集上电，并准备好
与UART的数据交换。这些输入的状态被反映在调制解调器状态
寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。这两个输出与UART通道相关联
A和B的一个逻辑低电平这两个引脚上表示theTLl16C2552上电并准备就绪。
这些引脚可以通过调制解调器控制寄存器来控制。写1到MCR位0
设置DTR输出低电平，使调制解调器。这些引脚的输出写入后高
0到MCR位0或复位后。
信号和电源地。
中断A和B （高电平有效） 。这些引脚提供独立的通道中断， INT A和B.
INT A和B被启用时， MCR位3设置为逻辑1时，中断使能源
中断使能寄存器（ IER ） 。中断条件包括：接收错误，可用
接收缓冲器中的数据，可用的发送缓冲区空间，或当检测到调制解调器的状态标志。
INTA - B在复位后为高阻态。
读取输入（低电平有效选通） 。高到低IOR转型将加载的内容
通过地址位A0 -A2定义到TL16C2552数据总线（ D0 - D7 ）内部寄存器
访问由外部CPU 。
写输入（低电平选通） 。低到高IOW过渡意志为转移的内容
数据总线（ D0-D7 ）从外部的CPU的内部寄存器中由地址位定义
A0 -A2和CSA和CSB
无内部连接
多功能输出。此输出引脚可以充当OP ， BAUDOUT ，或RXRDY引脚。一
这些输出信号的功能可以由用户编程的位1-2的被选择
复用功能寄存器（ AFR ） 。这些信号的功能描述如下：
1.
MFA ， MFB
35, 19
–
O
2.
3.
OP - 当OP （低电平有效）时，对MF管脚为逻辑0时MCR位3设定为
逻辑1 （见MCR位3 ） 。 MCR位3默认为逻辑1状态复位后或
电。
BAUDOUT - 当BAUDOUT功能被选择时，16倍的波特率时钟的输出是
可在这个引脚。
RXRDY - RXRDY （低电平有效）被用来监测DMA数据传输。
如果不使用时，将其悬空。
RESET
21
12
I
复位。复位后，内部寄存器和所有的输出。 UART发送器
输出和接收器输入在复位期间被禁用。见TL16C2552外部
重置为初始条件的详细信息。 RESET为高电平有效的输入。
环形指示灯（低电平有效） 。这两个输入与UART通道A相关和
B.一个逻辑低电平这些引脚指示调制解调器已经从接收到振铃信号
电话线。低对这些输入引脚的高转换生成一个调制解调器状态
中断，如果启用。这些输入的状态被反映在调制解调器状态寄存器（ MSR）
请求发送（低电平有效） 。这两个输出与UART通道A相关
和B低的RTS引脚指示发送的数据就绪并等待发送。
写1的调制解调器控制寄存器（ MCR位1 ）设置这些引脚为低电平，表示数据是
可用。复位后，这些引脚置为高电平。这些引脚只影响发送和
接收操作时，自动RTS功能通过增强型功能寄存器使能
（ EFR ）第6位，硬件流控制操作。
接收数据输入。这些输入与串行信道数据发送到相关联的
2552在本地环回模式下，这些RX输入引脚被禁用和TX数据
内部连接到UART RX输入内部。
传输数据。这两个输出与个别串行发送通道的数据有关
在2552期间，本地环回模式下，TX输入引脚被禁用， TX数据
内部连接到UART RX输入。
发送就绪（低电平有效） 。 TXRDY甲乙变低时，至少有一个触发电平
可用空间的数量。它们变为高时，在TX缓冲器已满。
电源输入。
提交文档反馈
41, 29
–
I
DTRA ，
DTRB
GND
37, 27
–
O
12, 22
20
INTA ， INTB
34, 17
21, 9
O
IOR
24
14
I
IOW
NC
20
–
11
18, 19
I
RIA ， RIB
43, 31
–
I
RTSA ，
RTSB
36, 23
22, 13
O
RXA ， RXB
39, 25
24, 15
I
TXA ， TXB
TXRDYA ，
TXRDYB
V
CC
4
38, 26
1, 32
33, 44
23, 16
–
26
O
O
I
QQ：2881677436 复制
