【TI380C60ACMOS令牌环接口设备SPWS033 - 1996年12月DDDDDDDDDDD有】,IC型号TI380C60APAH,TI380C60APAH PDF资料,TI380C60APAH经销商,ic,电子元器件-51电子网

TI380C60A

CMOS令牌环接口设备

SPWS033 - 1996年12月

有利于TI380C25的连接，

TMS380C26 ，或TI380C27到令牌环

内部晶体振荡器

参考时钟发生器

环回（换行模式）进行自检

诊断

兼容的电气接口

ISO / IEC 8802.5 ：1995 （ ANSI / IEEE标准802.5 ）

令牌环访问方法和物理

层规范

无缝连接TI380C2x

COMMprocessor令牌环

16和4 - Mbps令牌环数据速率

没有外部开关电路

中继器应用程序不要求

其他活性成分

数字锁相环

- 提供带宽的精确控制

- 提供了改进的抖动容限

- 最大限度地减少累积相位斜率

幻影驱动器的物理插入昂

环

差动线路接收器

等级相关的频率均衡

低阻抗差动线路驱动器来

缓解发送滤波器设计

PAH套餐

（顶视图）

RATER

VDDD

OSC32

RCVR

VSSD

RCLK

TRST

TCLK

TMS

EQ +

TDO

TDI

EQ -

52 51 50 49 48 47 46 45 44 43 42 41 40

PXTAL

VDDD

WRAP

VSSD

DRVR +

DRVR-

WFLT

NSRT

VSSL

FRAQ

VDDL

REDY

NABL

14 15 16 17 18 19 20 21 22 23 24 25 26

VSSA1

RCV +

VDDA1

RCV ±

IREF

VSSA2

ATEST

VDDA2

XT1

VSSO

XT2

VDDO

VDDL

XMT +

XMT-

VDDX

PHOUTB

PWRDN

VSSX

S4 / 16

REPT

VSSP

PHOUTA

片内看门狗定时器

低功耗0.8微米的增强性能

通过植入CMOS （ EPIC ）技术

德州仪器（ TI ）

PCMCIA兼容的52引脚1.0毫米

塑料四方扁平封装

描述

该TI380C60A令牌环接口设备是一个全双工的电气接口兼容

ISO / IEC 8802.5 ：（ ANSI / IEEE标准802.5 ） 1995令牌环访问方法和物理层规范。该

TI380C60A工作在IEEE标准4-和16 Mbps的数据率。曼彻斯特编码的数据流

被接收，并使用一个片上的锁相环（PLL）的相位对齐。两个恢复的时钟和数据

被传递的TI380C2x单片令牌环commprocessors之一到协议处理电路，用于

串行 - 并行转换和数据处理。在发送时， TI380C60A缓冲区的输出

TI380C2x并通过合适的分离和波形整形部件的方式驱动所述介质。

提供必需的有IEEE- 802.5令牌环接口的所有必要功能。这些包括锁相环，

假想的驱动器（控制中继线耦合单元内的继电器），和线的故障检测电路。内部

保鲜功能提供了一种用于自测试，并且看门狗定时器被包括以提供从所述故障安全deinsertion

响在一台微码或COMMprocessor故障的情况下。

该TI380C60A ，再加上TI380C2x令牌环commprocessors之一时，形成了一个高度集成

令牌环网络适配器与ISO / IEEE 802.5标准兼容。该TI380C60A的合成

必要令牌环的参考时钟供自己使用，并为TI380C2x 。这消除了对外部

组件来提供该功能。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

EPIC和TI是德州仪器的商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1996年，德州仪器

邮政信箱1443

休斯敦，得克萨斯州77251-1443

VDDP

水库

VSSL

TI380C60A

CMOS令牌环接口设备

SPWS033 - 1996年12月

描述（续）

该TI380C60A可以作为一个独立的设备的功能，因为该数字锁相环是自包含的，并且需要

无需额外的电路进行频率管理。以这种方式使用该设备中的重复模式提供

一个高度集成的令牌环网中继器所需要的接线中心，不需要额外的活性成分

应用程序。

该TI380C60A可在一个52引脚1.0毫米的塑料四方扁平封装和的特点是操作从

0℃至95 ℃，以600毫瓦的典型功率耗散。

引脚功能

针

名字

ATEST

DRVR +

DRVR-

EQ +

EQ -

号

I / O / E

TYPE

描述

模拟测试。 ATEST悬空。

差分驱动器的数据输入。 DRVR +和DRVR-收到“ 380C2x传输数据。

均衡/增益点。均衡+和EQ-提供连接，以允许的频率调谐

均衡电路。

频率采集控制。 FRAQ由“ 380C2x驱动，也可以接低电平为中继

应用程序。

H =时钟恢复PLL初始化

L =正常运行

内部参考。 IREF允许模拟电路的内部偏置电流通过的方式来设置

外部电阻。

输出使能控制。 NABL可以用在令牌环/以太网程序禁用

令牌环的功能。（见注1 ）

H = TI380C60A正常工作

L =所有输出驱动高阻抗状态，除了XMT + / XMT- ，这是

驱动为低电平。内部逻辑继续工作，除非PWRDN被置为低电平。

插入控件。 NSRT使幻像驱动器输出（ PHOUTA和PHOUTB ）通过

看门狗定时器插入到令牌环。

静态高=无效，幻影去除电流（由于看门狗定时器）

静态低

=无效，取出假体电流（由于看门狗定时器）

下降沿=有效，目前在PHOUTA和PHOUTB输出

幻影驱动器输出A和B PHOUTA和PHOUTB是导致插入输出

到令牌环。 PHOUTA和PHOUTB应连接到发送的中心抽头

变压器次级绕组的幻像驱动发电。

断电控制

H =正常工作。 PWRDN需要连接到VCC与外部上拉电阻

4.7千欧。

L = TI380C60A置于断电状态。所有的TTL输出被驱动到

高阻抗状态。

令牌环的参考时钟输出。对于16 - Mbps的操作， PXTAL是32 MHz的时钟;和

4 - Mbps的操作， PXTAL是一个8 MHz的时钟。

振荡器的输出。 OSC32提供了32 MHz的时钟输出，可用于驱动一个OSCIN

TI380C2x.

重复模式启用

L =重复模式选择。本上RCVR接收和取样的数据也被驱动

列于XMT + / XMT-对。如果WRAP为低电平，此功能将被覆盖。

H = TI380C60A正常操作。（见注1 ）

FRAQ

TTL

IREF

NABL

TTL

NSRT

TTL

PHOUTA

PHOUTB

PWRDN

TTL

PXTAL

OSC32

TTL

REPT

TTL

I =输入， O =输出， E =提供对内部电路进行调谐外部组件连接

TTL = TTL信号， N =非TTL信号， D =差分驱动器或数据

注1 ：引脚具有内部上拉电阻时，悬空（无腐蚀），以维持高电压电平。

Ethernet是Xerox Corporation的注册商标。

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TI380C60A

CMOS令牌环接口设备

SPWS033 - 1996年12月

引脚功能（续）

针

名字

RATER

号

I / O / E

TYPE

描述

率误差。 RATER表明有上了RCV + / RCV-输入对过渡

（ DRVR + / DRVR-如果WRAP为低电平），但升学率是不符合一致

环速度S4 / 16选择。

恢复时钟。 RCLK为时钟从令牌环恢复的接收到的数据。为16 Mbps的

操作，它是一个32 MHz时钟。对于4 - Mbps的操作，它是一个8 MHz的时钟。

接收器输入。 RCV +和RCV-通过隔离变压器的方式接收令牌环数据。

恢复的数据。 RCVR包含从令牌环恢复的数据和应进行采样

在RCLK的上升沿。

PLL就绪。 REDY通常有效（有效）低。以下的断言REDY清零

FRAQ和数据恢复PLL后重申已被重新初始化。

H =接收到的数据无效

L =接收数据有效

高速开关。 S4 / 16指定的令牌环数据速率。

H = 4 - Mbps的数据速率

L = 16 Mbps的数据速率

该装置的生产测试中使用的测试端口。 TCLK ， TMS，TDI和TDO应

悬空。

测试端口复位。 TRST应该连接到接地的TI380C60A的正常运行。

H =保留

被迫闲置状态L =测试端口

幻影线故障。 WFLT提供一个短路或开路的上存在的指示

PHOUTA或PHOUTB 。

H =无故障

L =开路或短路。直流故障状态存在于假想驱动线路。

内包装模式控制。 WRAP允许TI380C60A被放置在环回卷绕

模式适配器自检。

H =正常运行环

L =发送数据驱动接收数据。 RCV +和RCV-由TI380C60A忽略

与XMT +和XMT-都被拉低。

发送差分输出。 XMT +和XMT-提供一个低阻抗差动源

线路驱动器通过过滤和变压器隔离方式。

XTAL连接。一个8 MHz晶振网络可在此连接提供了参考时钟

为TI380C60A 。可替换地，一个8兆赫的TTL时钟源可以连接到XT1 。

正电源电压，接收器电路

正电源电压的输出缓冲器

正电源电压为内部逻辑

正电源电压数据恢复PLL

正电源电压晶振

正电源电压驱动幻影

TTL

RCLK

RCV +

RCV ±

RCVR

TTL

REDY

TTL

水库

S4 / 16

TCLK

TMS

TDI

TDO

TRST

—

TTL

WFLT

TTL

WRAP

TTL

XMT +

XMT-

XT1

XT2

VDDA1

VDDD

VDDL

VDDA2

VDDO

VDDP

2, 49

11, 27

—

N / TTL

—

VDDX

—

正电源电压变送输出

I =输入， O =输出， E =提供对内部电路进行调谐外部组件连接

TTL = TTL信号， N =非TTL信号， D =差分驱动器或数据

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TI380C60A

CMOS令牌环接口设备

SPWS033 - 1996年12月

引脚功能（续）

针

名字

VSSA1

VSSA2

VSSD

VSSL

VSSX

VSSO

号

4, 52

9, 26

I / O / E

—

TYPE

—

接收机电路的接地参考

数据恢复PLL的参考地

输出缓冲区的参考地

内部逻辑接地参考

用于发送输出接地参考

对于晶振参考地

描述

VSSP

—

幻像驱动器的接地参考

I =输入， O =输出， E =提供对内部电路进行调谐外部组件连接

TTL = TTL信号， N =非TTL信号， D =差分驱动器或数据

架构

该TI380C60A的主要模块包括接收器/均衡器，时钟恢复PLL ，包装功能，幻象

驱动器与线故障检测和看门狗定时器。图1是框图，示出这些重要的块，

并且每个块的功能在下面的章节中描述。

外

均衡器

EQ +

EQ -

XTAL

8兆赫

XT1

OSC

CKT

接收器

RCV

数据

接收器

时钟

恢复

XT2

PXTAL

RCVR

RCLK

OSC32

FRAQ

REDY

DRVR +

DRVR-

XMT +

发送

XMT-

WFLT

PHOUTA

幻影

DRIVE

PHOUTB

误差率

看门狗

定时器（ 22毫秒）

测试端口

RATER

NSRT

WRAP

REPT

S4 / 16

ATEST

FRAQ

NABL

RCV +

RCV ±

PWRDN

BIAS GEN

IREF

TDI

TDO

TCLK

TMS

TRST

图1.功能框图

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TI380C60A

CMOS令牌环接口设备

SPWS033 - 1996年12月

接收器

图2示出了线 - 接收器/均衡器电路的结构。差分输入对， RCV +和

RCV- ，被设计成连接到隔离变压器的一个绕组的浮动。每个都配有一

偏置电路居中差分输入的工作点处近似V

/ 2.

差分输入对由一对金属氧化物半导体场效应晶体管（MOSFET ）的

每个都具有相同的电流源，在其源极引脚被设置为提供1.5 mA的标称电流。低

信号电平，这对的增益反比于连接它们的源极之间的阻抗

在EQ - 和EQ + 。频率均衡网络可以连接EQ +和EQ之间 - 提供

均等的媒体信号的失真。

内包装模式被设置为设备的自检。当通过取WRAP低，正常选择

输入路径由一个多路复用器停用，一个路径是从DRVR + / DRVR-对启用。接收器增益，

阈值和均衡是在内部卷绕模式不变。

VDD

负载

RCV +

RCV ±

WRAP MUX

偏置网络

数据

外部均衡

EQ -

EQ +

数据

WRAP

IEQB

从DRVR + / DRVR-

IEQB

VSS

图2.线路接收器/均衡器

接收机时钟恢复

在TI380C60A时钟和数据恢复是通过先进的，数字控制的锁相环进行。

与此相反的TMS38054 ，所述TI380C60A的PLL被数字控制和环路参数设置

通过内部编程的数字常量。这导致的环路参数的精确控制，并且不需要

外部环路滤波器元件。

该TI380C60A实现了智能算法，以确定数据采样的最佳相位

并提取时钟合成。该TI380C60A的产生的动作可以被建模为两个级联的PLL

如图3 。

邮政信箱1443

休斯敦，得克萨斯州77251-1443