TC9256 , 57APG / AFG
东芝CMOS数字集成电路硅单片
TC9256APG , TC9256AFG , TC9257APG ,
TC9257AFG
锁相环DTS
TC9256APG
该TC9256APG , TC9256AFG , TC9257APG和TC9257AFG
是锁相环(PLL), LSI的数字调谐系统(DTS)
内置有两个预分频系数。
所有的功能都是通过3根串行总线控制。
这些LSI用于配置高性能的数字
调谐系统。
特点
TC9257APG
适用于高音响调谐器数字调谐系统的使用和
汽车音响。
内置预分频器的输入频率范围从工作
调频,在30至150兆赫
IN
输入(与两模
预分频器),并在上午时0.5 40兆赫
IN
输入(带
两个前置分频器或直接分频)
16位可编程计数器,并行输出相位
比较器,晶体振荡器和参考计数器
3.6兆赫, 4.5兆赫, 7.2 MHz或10.8 MHz的晶体振荡器
都可以使用。
15可能的参考频率(使用4.5 MHz的时
水晶) :REF 。 = 0.5 K, 1 K, 2.5 K, 3 K, 3.125 K, 3.90625 K, 5 K, 6.25
K, 7.8125 K, 9 K, 10千, 12.5 K, 25 K, 50 k和100千赫。
内置的20位通用计数器,将其用于
测量中频( IF
IN1
和IF
IN2
)和
低频的导频信号的周期(SC
IN
) 。 (无周期
测量功能可在TC9256APG和
TC9256AFG.)
高精度( ± 0.55到± 7.15微秒)的PLL相位误差检测
无数个通用I / O引脚,将其用于
外围电路控制
四N沟道开漏输出端口( OFF承受
电压: 12V) ,将其用于控制信号的输出。
( TC9256APG和TC9256AFG只有三个端口。 )
待机模式功能(关闭FM , AM和IF放大器),以
节省电流消耗
所有的功能通过3根串行总线控制
CMOS结构的V工作电源电压范围
DD
=
5.0 ± 0.5 V.
16引脚DIP ( TC9256APG ) , 20引脚DIP ( TC9257APG ) , 16针
SOP ( TC9256AFG ) , 20引脚SOP ( TC9257AFG )包
重量
P- DIP16-300-2.54A :将1.0g(典型值)。
P- DIP20-300-2.54A :1.24克(典型值)。
P- SOP16-300-1.27A 0.16克(典型值)。
P- SOP20-300-1.27A 0.48克(典型值)。
TC9256AFG
TC9257AFG
1
2006-07-14
TC9256 , 57APG / AFG
引脚分配
( TOP VIEW )
TC9256APG , TC9256AFG
TC9257APG , TC9257AFG
框图
注意:
有没有销标
在TC9256APG或TC9256AFG 。
括号中的引脚名称和编号适用于TC9256APG和TC9256AFG 。
其他引脚是共同的TC9256APG , TC9256AFG , TC9257APG和TC9257AFG 。
2
2006-07-14
TC9256 , 57APG / AFG
PIN号
符号
引脚名称
功能
通用I / O端口的输入/输出
引脚。可被切换为用作信号
输入引脚以测量低频信号
周期。 (不适用于该TC9256APG
和TC9256AFG 。 )
注:该引脚设置为输入功率时,
被接通。
这些引脚的相位比较器
三态输出。
D01和D02的并联输出。
(在TC9256APG和TC9256AFG ,
DO2可以用于切换作为
通用输出端口)。
电路图
18
()
I/O-7/SC
IN
通用I / O
端口
/通用
反周期
测量输入
19
(15)
20
(16)
15
(12)
12
(9)
DO1
DO2
(DO2/OT-4)
GND
相位比较器
产量
(通用
输出端口)
电源引脚
V
DD
适用于5.0 V
±
10%.
注1:引脚数为18是共同的TC9256APG , TC9256AFG , TC9257APG和TC9257AFG 。
注2 :括号中的引脚名称和编号适用于TC9256APG和TC9256AFG 。
4
2006-07-14
TC9256 , 57APG / AFG
功能和操作
串行I / O端口
由于框图所示, TC9256APG , TC9256AFG , TC9257APG和TC9257AFG的功能
通过设置在包含在各两组的24位寄存器的48位数据的控制。数据中的每个位
这些寄存器是通过控制器和DATA, CLOCK和之间的串行端口传送时
PERIOD引脚。每个串行传输总共由32位组成,用8个地址位和24个数据位。
因为所有的功能被控制在寄存器单元中,说明这里的重点是对8位地址和
每个寄存器的功能。
这些寄存器包括24位和8位的地址被选择。
地址分配每个寄存器的列表是根据寄存器分配如下。
注册
地址
24位组成
PLL分频设置
基准频率设定
PLL输入和模式设置
晶体振荡器的选择
NO 。位
16
4
2
2
24
4
3
1
1
1
5
输入寄存器1
D0H
总
通用计数器控制
(包括锁定检测位控制)
I / O端口和通用计数器转换位
I / O - 5 / CLK引脚开关位
( DO2 / OT- 4针转换位TC9256APG和
TC9256AFG)
DO引脚控制
考位
I / O端口控制
(也用作通用计数器输入选择
位)
输出数据
总
通用计数器数值数据
未使用
总
锁定检测数据
I / O端口控制数据
输出数据
输入数据(在输出端口选项中未定义)
未使用
总
输入寄存器2
D2H
9
24
22
2
24
5
5
4
5
5
24
输出寄存器1
D1H
输出寄存器2
D3H
在周期信号的下降沿时,输入数据被锁存到寄存器1和寄存器2中的功能
被执行。
上的时钟信号的第九个下降沿,输出数据被锁存在并行输出寄存器。
该数据是接着输出串行地从数据引脚。
5
2006-07-14