【评价KIT可用的1TC520A串行接口适配器TC500 A / D转换器系列特点ssssssTC50】,IC型号TC520ACPD,TC520ACPD PDF资料,TC520ACPD经销商,ic,电子元器件-51电子网

评价

KIT

可用的

TC520A

串行接口适配器TC500 A / D转换器系列

特点

TC500 / 500A / 514分之510转换为串行操作

可编程转换速率和分辨率

最大的灵活性

支持高达17位的精度加

极性位

低功耗工作：通常7.5MW

14引脚DIP封装或16引脚SOIC封装

轮询或中断模式运行

概述

该TC520A串行接口适配器提供了一种逻辑

控制Telcom公司的TC500 / 500A /五百一十四分之五百一系列双

坡，集成的A / D转换器。它直接管理TC500

转换器相位控制信号A ，B和CMPTR从而

减少主处理器的工作负荷和软件complex-

性。与TC520A通信完成了

一个3线串行端口。密钥转换器的操作参数

可编程的完整的用户灵活性。

当CE输入带来的数据转换启动

低。转换后的数据（以及超量程和极性位）

被保持在一个18位的移位寄存器中，直到由所述处理器读取

或者，直到下一次转换完成。数据可以是

逐个从TC520A随时的，并且在任何速率的

用户喜欢。数据有效（ DV）输出的是有源驱动

每个转换周期的开始，表示18位移位

寄存器更新刚刚完成。这个信号可以是

由处理器轮询，或者可以被用作数据就绪

中断。

该TC520A时基可从外部来导出

高达6MHz的频率源;或者可以从它自己的操作

外部晶振。它需要一个5V逻辑电源和

功耗小于7.5MW 。

订购信息

产品型号

TC520ACOE

TC520ACPD

TC500EV

包

操作

TEMP 。 RANGE

16引脚SOIC （宽）

0 ° C至+ 70°C

14引脚塑料DIP

0 ° C至+ 70°C

评估板TC500家庭

引脚配置

VDD

DGND

CMPTR

OSCOUT

OSCIN

TC520ACOE

负载

DIN

DCLK

DOUT

读

N / C

TC520ACPD

DGND

CMPTR

OSCOUT

OSCIN

N / C

负载

DIN

DCLK

DOUT

读

功能框图

VDD

GND

引脚输出的

14引脚封装

8位的移位寄存器。

门

8位计数器

÷256

门

DIN

CMPTR

逻辑

控制

暂停

FORCE AUTO- ZERO

极性位

18位移位寄存器

清除计数

门

DOUT

DCLK

负载

OSCIN

OSCOUT

÷4

系统时钟

门

16位计数器

OVERRANGE

位

读

TC520A - 1 96年9月16日

3-39

TELCOM半导体，INC。的

串行接口适配器

TC500 A / D转换器系列

TC520A

绝对最大额定值*

直流电源电压（V

) ........................................ +6.0V

输入电压，所有输入（V

） ............ - 0.3V至V

+0.3V

工作温度范围（T

） ............. 0 ° C至+ 70°C

存储温度范围（T

英镑

） ..... - 65 ° C至+ 150°C

引线温度（焊接， 10秒）（T

SDR

) ...... +300°C

*静电敏感器件。未使用的设备必须存储在导电

材料。防止静电放电和静电场的设备。讲

超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这些压力额定值只和功能

该设备在这些或以上的任何其他条件的操作

在操作规范表示是不是暗示。任何暴露

绝对最大额定值条件下可能会影响器件的可靠性。

电气特性：

= 5V ，女

OSC

= 1 MHz时，T

= + 25 ℃，除非另有规定。

符号

供应

输入特性

参数

工作电压范围

电源电流

低输入电压

高输入电压

输入漏电流

下拉电流（ CE ）

上拉电流（ READ ， LOAD ）

民

4.5

—

2.0

—

3.5

—

250

450

150

250

—

典型值

0.8

—

0.2

4.3

—

1.0

—

0.5

100

最大

5.5

1.5

0.8

—

0.3

—

250

4.0

6.0

—

单位

纳秒

兆赫

纳秒

微秒

纳秒

微秒

纳秒

毫秒

输出特性（I

OUT

= 250

= 5V)

低输出电压

高输出电压

, t

= 10pF的，上升/下降时间

振荡器（ OSC

， OSC

OUT

)

XTL

OSC

时序特性

DRS

DLS

PWL

威尔斯亲王医院

LDL

LDS

参数

AZI

晶振频率

外部频率（ OSC

)

读取延迟时间

读取数据建立时间

CLK

到D

OUT

延迟

负载设置时间

数据加载建立时间

CLK

脉冲宽度低电平时间

CLK

脉冲宽度高电平时间

加载默认低电平时间

加载默认设置时间

集成ZERO时间

自动归零（复位）时间上电时

3-40

TELCOM半导体，INC。的

串行接口适配器

TC500 A / D转换器系列

TC520A

详细说明

该TC520A输入和输出信号在所概述

在下表中。

引脚说明

PIN号

14引脚PDIP 16引脚SOIC

包

符号

DGND

CMPTR

描述

输入。 + 5V

±10%

电源输入相对于DGND 。

输入。数字地。

输入，活性高或低（取决于输入电压的A / D的极性

转换器）。该引脚直接连接到过零比较器输出

在TC5xx A / D转换器的（ CMPTR ）。该引脚上的高到低状态变化

使TC520A终止转换的反积分阶段。

输出端，高电平有效。该TC520A的A和B的输出直接连接到

A和B输入TC5xx A / D转换器连接到TC520A的。该

在二进制码，B决定TC5xx A / D转换阶段

转换器（ A， B） = 01的地方TC5xx A / D转换器进入自动归零

相; （A ， B）= 10积分阶段（ INT ） ; （A ， B）= 11去整合阶段

INT

）和（A ， B）= 00积分零阶段（ IZ ）。请参阅TC500

家庭数据表的操作的这些阶段的完整描述。

输出端，高电平有效。见上面的4脚的描述。

输入。该引脚连接至具有有效的AT切晶体的一侧

100Ω （典型值）和20pF的（典型值）的并联电容的串联电阻。如果一个

外部频率源用于时钟TC520A ，该引脚必须保留

浮动。

输入。该引脚连接到晶体中的销6中所述的另一侧

以上。该TC520A也可以由一个外部频率源时钟

连接到该管脚。外部频率源必须是一个脉冲序列

为30％（最小）的占空比;上升和下降15nsec的时间和最小/

0最大振幅V

。如果外部频率源被使用时，销6绝

悬空。为4MHz （水晶）或6MHz的最大工作频率

（外部时钟源）是允许的。

16引脚封装的版本没有关系。

输入端，低电平有效，水平和下降沿触发。从高至低过渡

读负载串行端口输出移位寄存器与最近转换的

数据。数据被加载，使得所述第一位从TC520A发送到

处理器的超量程位（ OVR ），其次是极性位（ POL ）（高=

输入正;低=输入负值）。这之后是一个16位的数据字

（ MSB在前）。（ OVR可在D

OUT

只要READ被拉低。

该位可以被用作第17个数据位，如果需要的话）。对D

OUT

的销

串行端口仅允许读时保持低电平。否则，D

OUT

保持

一个高阻抗状态。一个串行端口进行读访问周期终止在任何

时间将读到高电平。

输出逻辑电平。串口输出引脚。该引脚只有当启用Read

低（见读引脚说明）。

输入端，正和负边沿触发。串行口的时钟。与读低，

串行数据在每个低到高的D过渡移入TC520A

CLK

并同步输出的TC520A对每个高到低的D转换

CLK

. A

最大串行D口

CLK

为3MHz的频率是允许的。

3-41

OSC

OUT

OSC

N / C

读

OUT

CLK

TELCOM半导体，INC。的

串行接口适配器

TC500 A / D转换器系列

TC520A

引脚说明

（续）

PIN号

14引脚PDIP 16引脚SOIC

包

符号

描述

输入逻辑电平。串行端口的输入管脚。该TC5xx A / D转换器的集成

时间（COL ），并自动归零时间（ TAZ ）值是由负载决定

VALUE字节移入该引脚。这个初始化必须发生在上电

起来，并且可以改写（或修改，并且重写）在任何时间。在LOAD

值是主频为D-

MSB科幻RST 。

输入端，低电平有效;水平和边沿触发。负载值移入

而负荷保持低船上的8位移位寄存器的TC520A 。在LOAD

值，然后转移到TC520A内部时基计数器（和

生效）时， LOAD返回高电平。如果需要的话，负载可以是

瞬间脉冲低（无需时钟负载值成

）。在这种情况下， D的当前状态

移入TC520A时基

计数器选择65536或者计数（D

=高），或32768计数（四

= LOW ）。

输出端，低电平有效。 DV被带到任何时候TC520A是的AZ阶段

转换。发生这种情况时，无论是TC520A起动一个正常的拉丁字母相

通过设置A，B ，等于01 ;或者当CE被拉高（其中覆盖

正常的A，B顺序并强制AZ状态）。 DV返回高电平时

TC520A退出AZ 。

输入端，低电平有效，电平触发。转换将作为连续进行

只要CE仍然很低。 CE拉大导致的转换过程是

停止，并迫使TC520到AZ模式，只要CE遗体

高。 CE应采取高时，有必要暂时

暂停转换（例如：改变输入的地址线

多路复用器）。只有当TC520A进入了亚利桑那州行政长官应拉高

相位（即，当DV低）。这是必要的，以避免过分长

积分放电次数，可能导致错误的转换。该引脚

如果未使用的应接地。应悬空，如果0.01μF RESET

电容器连接到它（见

应用

部分）。

负载

详细说明

（续）

TC520A时间

该TC520A由一个串行端口和状态机。

状态机提供控制时序都TC5xx

的A / D转换器连接到所述TC520A ，以及sequen-

TiAl基时机TC520A内部操作。所有的时间是DE-

从频率源在OSC源性

和OSCOUT 。这

频率源可以是一个外部提供的时钟

信号，或者外部晶振。如果一个外部时钟时，它必须

连接到OSC

引脚和OSC

OUT

必须保持

浮动。

如果使用的是晶体，它必须连接之间的

OSC

和OSC

OUT

上和物理上尽可能靠近所述

OSC

和OSC

OUT

销越好。输入频

昆西在内部被分成4和由此产生的时钟

（系统时钟）控制所有计时功能。

TC5xx A / D转换器控制信号

该TC520A控制输出（A ， B）和控制输入

（ CMPTR ）直接连接到的相应引脚

TC5xx A / D转换器。 A转换时完善

3-42

的A，B是通过所需的4相的测序

转换：自动调零（AZ ），积分（ INT ），反积分

INT

），并集成零（ IZ ）（见图1 ）。自动归零

相位补偿的TC5xx A / D偏移误差

转换器。的整合相连接的电压为

转化成TC5xx的A / D转换器输入（从而导致

积分器输出的dv / dt成正比的幅度

所施加的输入电压）。实际的A / D转换（减计数

荷兰国际集团）在D的开始启动

INT

相和终止

当积分器输出穿越0V 。积分器的输出

然后被迫0V期间IZ相和转换器是

准备下一个循环。请参阅TC500 / 500A / 510 /

514的数据表，这些阶段的完整描述。

为SYSCLK周期（计数）的拉丁字母的数量和

INT阶段是由负载值来确定。在LOAD

值是，必须被加载到最单个字节

的机载期间TC520A 16位计数器显著字节

初始化。这个计数器的低位字节被预加载到

0FFH的值（256

），并且不能被改变。

负载值（高8位计数器）可

可编程范围0FFH到00H （对应于

TELCOM半导体，INC。的

串行接口适配器

TC500 A / D转换器系列

TC520A

一系列AZ = INT = 256计数到65536计数）。（见

图2）。装载值设置计数的数

两

在亚利桑那州和INT阶段，直接影响到分辨率

和转换的速度。该

更大

计数的数目

允许AZ和INT ;该

更大

A / D转换的分辨率，但

该

慢

转换速度。

需要对D的时间段

INT

相位是一个函数

期间，存储在积分器的电压的量

INT相， V的值

REF

。对D

INT

阶段开始

由TC520A在INT阶段后，立即和终

当TC5xx A / D转换器转换的NAT的状态

该TC520A的CMPTR输入（指示过零点）。

在一般情况下，选择了D计数的最大数目

INT

是两倍INT （带V

REF

选择在V

(max)/2).

选择这些值可以保证一个完整的计数（最大

（D）期间分辨率）

INT

当V

= V

（最大值）。

对D的IZ相发起后立即

INT

阶段一直保持到CMPTR输入转换为高。

这表明该积分器被初始化并准备好

另一个转换周期。这个阶段通常需要2毫秒。

串行端口控制信号

通信，并从TC520A是accom-

plished通过3线串行端口。数据移入

D的上升沿

CLK

并同步输出的D

OUT

在下降

边缘

CLK

。 READ要低，从串口读取

并且可以采取高在任何时间，这终止读

周期，并释放

OUT

到一个高阻抗状态。 CON-

版本数据被移位到从D处理器

OUT

在

顺序如下：超范围位（其也可以用作

17日的数据位），极性位，转换数据（ MSB在前）。

TC520A初始化

该TC520A的初始化包括：

（ 1 ）上电TC500 / 520A的RESET （强制

TC520A成拉丁字母相）。

（ 2 ）初始化TC520A负载值。

上电复位

该TC520A的权力，与A，B = 00 （ IZ期）

等候CMPTR高逻辑状态，必须是

通过迫使TC520A入AZ阶段开始。这可以

来实现两种方式中的一种：

（ 1 ）外部硬件（处理器或逻辑）可以momen-

tarily服用负荷或CE低了至少100

毫秒（塔子） ;或

（ 2） .01μF复位电容可以从连接

CE到V

以产生在CE上电脉冲。

负载值初始化

负载值的预设值（高字节

SYSCLK定时计数器），它确定的数

分配给转换的AZ和INT阶段计数。

此值可以使用TC520A电子表格计算

在TC500设计电子表格软件中，或可

设置为显示在下面的例子：

(1)

选择V

REF

， TD

INT

选择TC5XX A / D转换器的参考电压

REF

）为一半的最大A / D转换器的

输入电压。例如，若V

最大值= 2.5V ;

选择V

REF

= 1.75V 。这迫使DE-最大

积分时间（TD

INT

）等于两倍所述

最大积分时间（T

INT

）确保全

（D）期间数（最高分辨率）

INT

(2)

计算吨

INT

该TC520A计数器长度为16比特（ 65536 ）。

让全65536计数TD

INT

结果在一

最大的T

INT

=二分之六万五千五百三十六或32768 。

(3)

选择系统时钟频率

系统时钟频率直接影响转换时间。

更快的系统时钟，更快的转换

时间。上限系统时钟频率为阻止 -

由TC500的COM的最坏情况下的延迟采

parator （其为TC500和TC500A是

3.2μsec ）。而对系统时钟更快的值可以是

用过的，操作进行了优化（误差最小），通过

选择一个系统时钟周期（ 1 /系统时钟频率）

大于3.2μsec 。牛逼的选择

系统时钟

3-43

应用

TC500系列的A / D转换器组件选择

该TC500 / 500A /五百十四分之五百十数据表详细介绍了方程

系统蒸发散需要计算用于集成的电阻值

INT

）和电容（C

INT

） ;自动调零和参考电容

器

REF

和C

和基准电压源V

REF

。所有方程

使用TC520A的时候，除了积分时间申请（T

INT

)

并自动归零时间（T

）是系统时钟周期的功能

（时基频和负载值）。 Telcom公司提供

准备使用的TC5xx A / D转换器的设计工具在3 1/2

英寸软盘（ Windows格式）。该TC500设计电子数

纸是一种基于Excel的电子表格，计算值

所有组件以及TC520A负载值。它

还可以计算整体转换器的性能，如噪声

排斥，变矩器速度等，这软件被包括在

在TC500EV硬件评估套件，也可

免费向当地Telcom公司的代表。

TELCOM半导体，INC。的

TC520A

串行接口适配器TC500 A / D转换器系列

特点

转换TC500 / TC500A / TC510 / TC514串行

手术

可编程转换速率和分辨率

最大的灵活性

支持高达17位精度加极性位的

低功耗工作：通常7.5m

14引脚PDIP和16引脚SOIC封装

轮询或中断模式运行

概述

该TC520A串行接口适配器提供了一种逻辑

控制Microchip的TC500 / TC500A / TC510 / TC514

家庭双坡，集成的A / D转换器。它

直接管理TC500转换器相位控制显

的NAL A， B和CMPTR ，从而减少主机

处理器的工作负载和软件复杂性。 COM的

通信与TC520A完成了一个3

线串行端口。键转换器的工作参数

可编程的完整的用户灵活性。数据

当CE输入被带到初始化转换

低。转换后的数据（以及超量程和极性

位）被保持在一个18位的移位寄存器中，直到由所述读

处理器或直到下一个转换完成。

数据可以被逐个从TC520A的随时

并且在任何情况下，用户偏好。数据有效（ DV ）输出

看跌期权在每次转换开始积极推动

周期，表示18位的移位寄存器更新刚

已经完成。这个信号可以由亲轮询

处理器或可以用作数据就绪中断。该

TC520A时基可从外部频衍生

高达6MHz的或可以从操作的昆西源其

自己的外部晶振。它需要一个5V逻辑电源

而功耗小于7.5m 。

应用

计算机外设接口

- 便携式仪器

数据采集系统接口

器件选型表

产品型号

包

温度范围

0 ° C至+ 70°C

TC520ACOE 16引脚SOIC （宽）

TC520ACPD

14引脚PDIP

套餐类型

14引脚PDIP

DGND

CMPTR

OSC

OUT

OSC

负载

TC520A

DCLK

OUT

读

16引脚SOIC

DGND

CMPTR

OSC

OUT

OSC

N / C

负载

DCLK

OUT

读

N / C

TC520A

2002年Microchip的科技公司

DS21431B第1页

TC520A

功能框图

GND

8位的移位寄存器。

门

CMPTR

DV 13

÷4

8位计数器

256

门

14个引脚

包

11 D

逻辑控制

TIMEOUT

力汽车零

极性位

18位移位寄存器

清除计数

门

负载

OUT

DCLK

OSC

OUT

系统时钟

门

16位计数器

OVERRANGE

位

读

DS21431B第2页

2002年Microchip的科技公司

TC520A

1.0

电动

特征

*超出上述"Absolute最大额定上市

ings"可能对器件造成永久性损坏。这些都是

值仅为设备的功能操作

这些或任何上述的那些其他条件中指示的

规范的操作部分将得不到保证。曝光

一定要绝对最大额定值条件下

期间可能会影响器件的可靠性。

绝对最大额定值*

直流电源电压（V

) .................................... +6.0V

输入电压（所有输入V

）： .... - 0.3V至（V

+ 0.3V)

工作温度范围（T

） .......... 0 ° C至70℃

存储温度范围.............. -65 ° C至+ 150°C

TC520A电气规范

电气特性：

= 5V ，女

OSC

= 1MHz的，T

= + 25 ℃，除非另有规定。

符号

供应

, T

XTL

OSC

DRS

DLS

PWL

威尔斯亲王医院

LDL

LDS

参数

AZI

集成ZERO时间

自动调零（复位）时间上电时

—

0.5

100

—

毫秒

工作电压范围

电源电流

低输入电压

高输入电压

输入漏电流

下拉电流（ CE ）

上拉电流（ READ ， LOAD ）

低输出电压

高输出电压

= 10pF的，上升/下降时间

晶振频率

外部频率（ OSC

)

读取延迟时间

读取数据建立时间

CLK

到D

OUT

延迟

负载设置时间

数据加载建立时间

CLK

脉冲宽度低电平时间

CLK

脉冲宽度高电平时间

加载默认低电平时间

加载默认设置时间

4.5

—

2.0

—

3.5

—

250

450

150

250

0.8

—

0.2

4.3

—

1.0

—

5.5

1.5

0.8

—

0.3

—

250

4.0

6.0

—

纳秒

兆赫

纳秒

微秒

纳秒

微秒

纳秒

参数

民

典型值

最大

单位

测试条件

输入特性

输出特性（I

OUT

= 250

= 5V)

振荡器（ OSC

， OSC

OUT

)

时序特性

2002年Microchip的科技公司

DS21431B第3页

TC520A

2.0

引脚说明

的引脚说明如表2-1

表2-1：

引脚数

14引脚PDIP

引脚功能表

引脚数

16引脚SOIC

符号

DGND

CMPTR

描述

输入。 + 5V ± 10 ％电源输入相对于DGND 。

输入。数字地。

输入，活性高或低（取决于输入电压的A / D转换器的极性）。

该引脚直接连接到的过零比较器输出（ CMPTR ）

TC5XX A / D转换器。该引脚上的高电平到低电平状态变化导致的TC520A到

终止转换的反积分阶段。

输出端，高电平有效。该TC520A的A和B的输出直接连接到A和B

在TC5XX A / D转换器连接到TC520A的投入。对A，B的二进制代码

确定TC5XX A / D转换器的转换阶段：（ A， B） = 01的地方

TC5XX A / D转换器进入自动调零阶段; （A ， B）= 10积分阶段（ INT ） ;

（A ， B）= 11去整合阶段（ DINI ）和（A ， B）= 00积分零阶段（ IZ ）。

请参阅TC500 / TC500A / TC510 / TC514系列数据表的完整

操作的这些阶段的描述。

输出端，高电平有效。见上面的4脚的描述。

输入。该引脚连接至具有等效串联电阻的AT切晶体的一侧

100Ω的tance （典型值）和20pF的并联电容（典型值）。如果外部频率

源用于时钟TC520A ，该引脚必须悬空。

输入。此脚连接到在上述销6中描述的晶体的另一侧。该

TC520A也可以作为时钟连接到这个引脚上的外部频率源。

外部频率源必须具有30 ％的占空比的脉冲串（微型

妈妈） ;上升和下降15nsec的时间和为0的最小/最大振幅V

。如果外部

频率源被使用时，销6必须悬空。最大工作频率

为4MHz （水晶）或6MHz的（外部时钟源）是允许的。

16引脚封装的版本没有关系。

输入端，低电平有效，水平和下降沿触发。在读一高向低转换

负载串行端口输出移位寄存器与最近转换的数据。数据

装，使得从TC520A传输到处理器的第一个位是

超量程位（ OVR ），其次是极性位（ POL ）（高=输入正;

低=输入负值）。这后面是一个16位数据字（ MSB在前）。 OVR是可用

能够在D

OUT

只要READ被拉低。这个比特可以被用作第十七

数据位，如果需要的话。对D

OUT

串口引脚只启用时读的是

保持低电平。否则，D

OUT

保持在高阻抗状态。一个串行端口进行读访问

循环是通过把读高位终止在任何时间。

输出逻辑电平。串口输出引脚。该引脚时，才启用的时候读的是低

（见READ引脚说明）。

输入端，正和负边沿触发。串行口的时钟。与读低，串行

数据在每个低到高的D过渡移入TC520A

CLK

，并同步输出

在每个高到低的D转换的TC520A的

CLK

。最大串行口D

CLK

为3MHz的频率是允许的。

输入逻辑电平。串行端口的输入管脚。该TC5XX A / D转换器的积分时间（T

INT

)

和自动调零时间（ TAZ ）值是由负载值字节移入确定

该引脚。这个初始化必须发生在加电时，可重写（或改性

和重写）在任何时间。负载值移入

MSB科幻RST 。

OSC

OUT

OSC

N / C

读

OUT

CLK

DS21431B第4页

2002年Microchip的科技公司

TC520A

表2-1：

引脚数

14引脚PDIP

引脚功能表（续）

引脚数

16引脚SOIC

符号

负载

描述

输入端，低电平有效;水平和边沿触发。负载值移入8位

Shift的同时负荷保持低电平船上TC520A注册。负载值则

转移到TC520A内部时基计数器（并成为有效）时

LOAD返回高电平。如果需要的话，负荷可暂时低脉冲，消除

需要时钟的负载值入数

。在这种情况下， D的当前状态

移入TC520A时基计数器选择65536无论是数量

=高），或32768计数（D

= LOW ）。

输出端，低电平有效。 DV是任何时候TC520A是CON组的AZ阶段所带来的低

版本。出现这种情况的时候，无论是TC520A通过设置启动正常AZ阶段，

B，等于01 ，或当CE被拉高，这会覆盖正常的A，B顺序

并强制AZ状态。 DV返回高电平时TC520A退出AZ 。

输入端，低电平有效，电平触发。转换将被连续地，只要执行

CE仍然很低。拉CE高会导致转换过程被暂停，

强制TC520A到AZ模式，只要CE仍然很高。行政长官应

采取高时，有必要暂时中止的转换（例如：

来改变一个输入多路复用器的地址线）。行政长官应该只高拉

当TC520A进入一个AZ阶段（即当DV低）。这是必要的，以避免

过长的积分放电时间，这可能会导致错误的转换

锡永。该引脚应，如果未使用的接地。应该留下，如果一个0.01μF浮动

复位电容连接到它（参见第4.0节，典型应用）。

2002年Microchip的科技公司

DS21431B第5页