TC51WKM616AXBN75
暂定
东芝MOS数字集成电路硅栅CMOS
4194304 - WORD 16 - BIT的CMOS伪静态RAM
描述
该TC51WKM616AXBN是组织为67,108,864位伪静态随机存取存储器( PSRAM )
4,194,304字×16位。采用东芝的CMOS技术和先进的电路技术,它提供了高
密度,高速度和低功耗。该设备采用双电源( 2.6 3.3 V核心和1.7 2.2 V的
输出缓冲器)。该器件还具有类似SRAM的W / R时机,由此该设备是由CE1 , OE和控制
WE异步。该装置具有在网页的存取操作。页面大小为8个字。该设备还支持
深度掉电模式下,实现低功耗待机。
特点
16位组织为4,194,304字
双电源( 2.6 3.3 V的核心,
1.7 2.2 V的输出缓冲)
所有的输入和输出直接TTL兼容
深度掉电模式:存储单元数据无效
页面操作模式:
第8个字的读操作
逻辑和SRAM R / W兼容(
WE
)引脚
待机电流
待机
100
A
深度掉电待机
5
A
访问次数:
存取时间
CE1
存取时间
75纳秒
75纳秒
25纳秒
30纳秒
OE
存取时间
页面访问时间
包装:
P- TFBGA48-0811-0.75BZ (重量:
克典型值)。
引脚分配
( TOP VIEW )
1
A
B
LB
引脚名称
A0到A21
A0至A2
地址输入
网页地址输入
2
OE
UB
3
A0
A3
4
A1
A4
5
A2
6
CE2
I/O9
CE1
I/O2
I/O4
I/O5
I/O6
I/O1
I/O3
VDD
VSS
I/O7
I/O8
A20
I / O1到I / O16数据输入/输出
CE1
C
D
E
F
G
H
I/O10
VSS
I/O11
I/O12
A5
A17
A21
A14
A12
A9
A6
A7
A16
A15
A13
A10
芯片使能输入
片选输入
写使能输入
CE2
WE
VDDQ I / O13
I / O15 I / O14
I/O16
A18
A19
A8
OE
磅,
UB
V
DD
V
DDQ
GND
输出使能输入
数据字节控制输入
电源的核心
电源的输出缓冲
地
WE
A11
(FBGA48)
2002-08-22
1/11
TC51WKM616AXBN75
框图
CE
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
I/O16
数据输入
卜FF器
行地址缓冲器
行地址
解码器
V
DD
GND
存储单元阵列
8,192
×
512
×
16
(67,108,864)
SENSE AMP
数据输出
卜FF器
数据输入
卜FF器
列地址
解码器
刷新
地址
计数器
刷新
控制
列地址
卜FF器
控制信号A0 A1 A2 A3 A4 A5 A6 A7 A8
发电机
CE
WE
OE
UB
LB
CE1
CE
CE2
操作模式
模式
阅读(字)
阅读(低字节)
阅读(高字节)
写(字)
写(低字节)
写(高字节)
输出禁用
待机
深度掉电待机
注:L
=
低电平输入(V
IL
),
CE1
CE2
H
H
H
H
H
H
H
H
L
OE
L
L
L
X
X
X
H
X
X
WE
H
H
H
L
L
L
H
X
X
LB
L
L
H
L
L
H
X
X
X
UB
L
H
L
L
H
L
X
X
X
添加
X
X
X
X
X
X
X
X
X
I / O1到I / O8
D
OUT
D
OUT
高-Z
D
IN
D
IN
无效
高-Z
高-Z
高-Z
的I / O9到I / O16
D
OUT
高-Z
D
OUT
D
IN
无效
D
IN
高-Z
高-Z
高-Z
数据输出
卜FF器
动力
I
DDO
I
DDO
I
DDO
I
DDO
I
DDO
I
DDO
I
DDO
I
DDS
I
DDSD
L
L
L
L
L
L
L
H
H
H
=
高层次的输入电压(V
IH
),
X
=
V
IH
或V
IL
高-Z
=
高阻抗
2002-08-22
2/11
TC51WKM616AXBN75
暂定
东芝MOS数字集成电路硅栅CMOS
4194304 - WORD 16 - BIT的CMOS伪静态RAM
描述
该TC51WKM616AXBN是组织为67,108,864位伪静态随机存取存储器( PSRAM )
4,194,304字×16位。采用东芝的CMOS技术和先进的电路技术,它提供了高
密度,高速度和低功耗。该设备采用双电源( 2.6 3.3 V核心和1.7 2.2 V的
输出缓冲器)。该器件还具有类似SRAM的W / R时机,由此该设备是由CE1 , OE和控制
WE异步。该装置具有在网页的存取操作。页面大小为8个字。该设备还支持
深度掉电模式下,实现低功耗待机。
特点
16位组织为4,194,304字
双电源( 2.6 3.3 V的核心,
1.7 2.2 V的输出缓冲)
所有的输入和输出直接TTL兼容
深度掉电模式:存储单元数据无效
页面操作模式:
第8个字的读操作
逻辑和SRAM R / W兼容(
WE
)引脚
待机电流
待机
100
A
深度掉电待机
5
A
访问次数:
存取时间
CE1
存取时间
75纳秒
75纳秒
25纳秒
30纳秒
OE
存取时间
页面访问时间
包装:
P- TFBGA48-0811-0.75BZ (重量:
克典型值)。
引脚分配
( TOP VIEW )
1
A
B
LB
引脚名称
A0到A21
A0至A2
地址输入
网页地址输入
2
OE
UB
3
A0
A3
4
A1
A4
5
A2
6
CE2
I/O9
CE1
I/O2
I/O4
I/O5
I/O6
I/O1
I/O3
VDD
VSS
I/O7
I/O8
A20
I / O1到I / O16数据输入/输出
CE1
C
D
E
F
G
H
I/O10
VSS
I/O11
I/O12
A5
A17
A21
A14
A12
A9
A6
A7
A16
A15
A13
A10
芯片使能输入
片选输入
写使能输入
CE2
WE
VDDQ I / O13
I / O15 I / O14
I/O16
A18
A19
A8
OE
磅,
UB
V
DD
V
DDQ
GND
输出使能输入
数据字节控制输入
电源的核心
电源的输出缓冲
地
WE
A11
(FBGA48)
2002-08-22
1/11
TC51WKM616AXBN75
框图
CE
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
I/O16
数据输入
卜FF器
行地址缓冲器
行地址
解码器
V
DD
GND
存储单元阵列
8,192
×
512
×
16
(67,108,864)
SENSE AMP
数据输出
卜FF器
数据输入
卜FF器
列地址
解码器
刷新
地址
计数器
刷新
控制
列地址
卜FF器
控制信号A0 A1 A2 A3 A4 A5 A6 A7 A8
发电机
CE
WE
OE
UB
LB
CE1
CE
CE2
操作模式
模式
阅读(字)
阅读(低字节)
阅读(高字节)
写(字)
写(低字节)
写(高字节)
输出禁用
待机
深度掉电待机
注:L
=
低电平输入(V
IL
),
CE1
CE2
H
H
H
H
H
H
H
H
L
OE
L
L
L
X
X
X
H
X
X
WE
H
H
H
L
L
L
H
X
X
LB
L
L
H
L
L
H
X
X
X
UB
L
H
L
L
H
L
X
X
X
添加
X
X
X
X
X
X
X
X
X
I / O1到I / O8
D
OUT
D
OUT
高-Z
D
IN
D
IN
无效
高-Z
高-Z
高-Z
的I / O9到I / O16
D
OUT
高-Z
D
OUT
D
IN
无效
D
IN
高-Z
高-Z
高-Z
数据输出
卜FF器
动力
I
DDO
I
DDO
I
DDO
I
DDO
I
DDO
I
DDO
I
DDO
I
DDS
I
DDSD
L
L
L
L
L
L
L
H
H
H
=
高层次的输入电压(V
IH
),
X
=
V
IH
或V
IL
高-Z
=
高阻抗
2002-08-22
2/11