初步
东芝MPEG - 4视听LSI
MPEG - 4编解码器视听LSI
TC35273
TC35273
试探性的技术数据表
MPEG - 4视听LSI
特点
U
TC35273是MPEG- 4的图像声音编码解码器LSI的
它支持3GPP 3G-324M的视频电话
系统。 MPEG - 4视频编解码器采用QCIF （ 176×144
像素）以15帧/秒， AMR（自适应多速率）
语音编解码器，和ITU-T H.223中被执行
同时在约70MHz的时钟速率。
U
三信号处理单元，一个MPEG- 4视频
编解码，语音编解码器/音频解码器，和一
复用/解复用单元，被集成在一个
单个芯片中。
P-FBGA201-1515-0.80A5
U
一个12兆位嵌入式DRAM集成作为用于三个信号的处理的共享存储器
单位。在嵌入式DRAM有助于减少功耗，而不表现
退化。
U
每个信号处理单元由一个16位的RISC处理器和专用硬件的
促进剂，以便使可编程性，高性能和低功耗。
对位RISC固件程序下载到嵌入式DRAM开始之前
操作。各种应用程序，通过选择适当的固件执行。
一般主机接口被采用，以支持不同的主机CPU 。
2.5倍到PLL的6X集成芯片，便于系统集成上。
U
U
U
东芝正在不断努力提高质量和产品的可靠性。不过，半导体
一般可能发生故障或失效，由于其固有的电灵敏度和容易受到物理应力装置。它是
买方的责任，利用东芝产品的时候，必须遵循安全标准，并避免在一个情况下，
东芝产品的故障或失效可能导致人的生命，人身伤害或财产损失财产。在发展
您的设计，请确保东芝产品在规定的工作范围作为在最近的规定
产品规格。另外，请记住阐述了东芝半导体的注意事项和条件
可靠性手册。
本文档中介绍的产品都受到外汇和外国贸易法。
此处包含的信息仅显示为对我们产品的应用指南。无责任
知识产权的任何侵犯第三方或其他权利承担的东芝公司，该公司
可能是由于它的使用。无许可证下的任何知识产权或其他权利授予暗示或其他方式
东芝或他人。
此处所包含的信息如有更改，恕不另行通知。
东芝机密
1/23
0.90版本
2000-4-27
初步
MPEG - 4编解码器视听LSI
TC35273
本文中所包含的电路，提出仅作为用于应用程序的指南，并且它不被保证。
东芝机密
2/23
0.90版本
2000-4-27
初步
1.功能规格
1.1 MPEG - 4视频编解码器
U
MPEG - 4编解码器视听LSI
TC35273
ISO MPEG - 4国际标准的简单介绍@Level 1支持。编
采用QCIF （ 176 ×144像素），以每秒15帧的解码被执行。
的YCbCr 4 ：2：2 8bit的数字照相机输入。一种CMOS摄像头或NTSC解码器连接。
用于预过滤器功能时间滤波器和大小的转换。
的YCbCr 4 ：2：2的8位数字显示输出。一个NTSC编码器或LCD控制器连接。
尺寸变换和去块过滤器进行后滤波功能。
U
U
U
U
1.1.1 。语音编解码器/音频解码器
U
U
U
U
U
U
AMR语音编解码器以8kbps的与CS- ACELP 。 *
ITU -T G.729在为8Kbps语音编解码器CS- ACELP 。 *
在5.3kbp ITU -T G.723.1语音编解码器与ACELP ，或6.3kbps与MP- MLQ 。
*
立体声双VQ音频解码器在96kbps高达44.1 kHz的采样频率。 *
ISO / IEC在144kbps的高达48kHz的采样频率13818-7 AAC LC音频解码器。 *
PCM立体声或MONORAL声音输入/输出。外部麦克风和一个扬声器的
通过DAC和ADC ，分别连接。
1.1.2 。多路复用器/多路解复用器
U
复用和解复用ITU -T H.223和H.223附录A，B方案比为32Kbps
384Kbps.*
解复用符合ITU-T H.222.0 / ISO / IEC13818-1比为32Kbps 1024Kbps 。 *
比特流输入/经由网络串行接口输出。
U
U
*为了运行此LSI为MEPG- 4视听LSI ，指定的固件程序必须
预先获得
东芝机密
3/23
0.90版本
2000-4-27
初步
1.2 。系统配置。
和12兆位的DRAM集成在单个芯片中。
MPEG - 4编解码器视听LSI
TC35273
图。图1示出本LSI的框图。三信号处理核心，外围接口，
比特流输入/输出是通过在复用器/解复用器的核心网络接口进行。
甲麦克风和扬声器可以连接到一个PCM接口中，通过一个语音/音频芯
外部DAC和ADC 。
东芝的CMOS摄像头，通过摄像头DSP连接到相机界面“ TC90A50F ”或
“ TC90A70F ” 。 NTSC摄像机经由一个NTSC解码器还连接。
液晶或NTSC显示通过东芝LCD控制器或一个NTSC连接到LCD接口
编码器，分别。
主机CPU通过主机接口连接。该固件下载到嵌入式DRAM
并访问内部寄存器。
比特流输入/输出
D / A
A / D
网络码流
接口
MPEG-4的视频
RISC
HW
HW
语音/音频
RISC
HW
HW
复用/解复用。
RISC
HW
HW
DMA控制器
DMA控制器
DMA控制器
仲裁者+ DRAM控制器
一个12Mbit的嵌入式DRAM
液晶显示
I / F
LCDC
凸轮。
I / F
相机
DSP
PRE-
滤波器
主持人
I / F
主持人
中央处理器
图。 1框图
东芝机密
4/23
0.90版本
2000-4-27
QQ：2881677436 复制
