tm
TE
CH
初步T15M64A
SRAM
特点
高速存取时间：50 /70/ 85/ 100纳秒
低电源电流：
- 操作： 35毫安（最大值）
- 待机： 50uA的
电源： 5V （ ± 10 ％ ）
全静态操作 - 无时钟或刷新
需要
所有输入和输出直接LVTTL
兼容
常见的I / O能力
数据保持电压： 1.5V （最小值）
可用的软件包：
28引脚DIP （ 600mil ） ， SOJ ， SOP ，
TSOP- Ⅰ（ 8x13.4mm ） 。
工作温度： 0 + 70
°C
8K ×8低功耗
CMOS静态RAM
概述
该T15M64A是一款低功耗CMOS静态
内存。组织为8192 ×8位上操作
单5伏电源。低运行和
待机电流。数据保存期限保证在
电源电压可低至1.5V 。该装置
封装在一个标准的28管脚DIP （ 600mil ） ， SOJ ，
SOP ， TSOP -I型。
框图
VCC
→
V
SS
→
A0
.
.
.
A 12
解码器
CORE
ARRAY
型号示例
产品型号
T15M64A-100N
T15M64A-100J
T15M64A-100D
T15M64A-100P
包
CODE
N = DIP
J = SOJ
D = SOP
P = TSOP -I
100ns
ACCESS
时间
CS
OE
WE
CONT ROL
AT A的I / O
I / O 1
.
.
.
I / O 8
TM科技公司保留权利
改变产品或规格，恕不另行通知。
P. 1
出版日期：九月2002年
修订： 0.A
tm
TE
CH
初步T15M64A
AC特性
(
VCC
= 5V /
± 10%
， VSS = 0V ，TA =
0 ~ +70
°C
)
（ 1 ）读周期
参数
读周期时间
地址访问时间
芯片选择访问时间
输出使能到输出有效
芯片选择到输出中低Z
输出使能到输出中低Z
输出禁止到输出中高Z
从地址变更输出保持
符号。
-50ns
民
最大
-70ns
分钟。马克斯。
-85ns
-100ns
单位
分钟。马克斯。分钟。马克斯。
t
RC
t
AA
t
ACS
t
AOE
t
CLZ *
t
OLZ *
t
OHZ *
t
OH
50
-
-
-
7
5
-
-
10
-
50
50
25
-
-
20
20
-
70
-
-
-
10
5
-
-
10
-
70
70
35
-
-
25
25
-
85
-
-
-
10
5
-
-
10
-
85
85
40
-
-
30
30
-
100
-
-
-
10
5
-
-
10
-
100
100
50
-
-
30
30
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
芯片取消选择到输出中高Z
t
CHZ *
*这些参数的测量条件为5pF的测试负载。
（ 2 ）写周期
参数
写周期时间
芯片的选择要写入的结束
地址有效到写结束
地址建立时间
把脉冲宽度
写恢复时间
数据有效到写结束
从写结束数据保持
写在高Z输出
输出写入结束活动
符号。
-50ns
民
-70ns
-85ns
-100ns
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
MAX MIN 。 MAX 。 MIN 。 MAX 。 MIN 。 MAX 。
t
WC
t
CW
t
AW
t
AS
t
WP
t
WR
t
DW
t
DH
t
WHZ *
t
OW
50
40
40
0
30
0
25
0
-
5
-
-
-
-
-
-
-
-
20
-
70
60
60
0
50
0
30
0
-
5
-
-
-
-
-
-
-
-
25
-
85
70
70
0
60
0
35
0
-
5
-
-
-
-
-
-
-
-
30
-
100
80
80
0
70
0
40
0
-
5
-
-
-
-
-
-
-
-
30
-
*这些参数的测量条件为30pF的测试负载。
TM科技公司保留权利
改变产品或规格，恕不另行通知。
P. 5
出版日期：九月2002年
修订： 0.A
QQ：2881677436 复制
