麦克雷尔INC 。
SY89200U
引脚说明
引脚数
3, 6
引脚名称
IN, / IN
引脚功能
差分输入:该输入对是输入到装置的差分信号。该输入
接受AC或DC耦合信号小到100mV的。输入对内部
终止于VT引脚通过50Ω 。注意,这些输入将默认为一个不确定
状态,如果处于打开状态。请参阅“输入接口应用”一节了解更多详情。
单端输入:这些TTL / CMOS输入选择器比对每个
三家银行的输出。请注意,每个这些输入在内部连接到一为25kΩ
上拉电阻,并默认为逻辑高电平状态,如果处于打开状态。输入切换
门槛V
CC
/2.
输入端接中心抽头:差分输入对的每一方终止的VT
引脚。在VT引脚提供一个中心抽头到终端网络的最大接口
灵活性。请参阅“输入接口应用程序”一节了解更多详情。
参考电压:该输出偏置到V
CC
-1.2V 。它是用于交流耦合输入IN
和/ IN 。对于AC耦合应用中,直接连接VREF -AC的VT引脚。绕行
与0.01μF的低ESR电容, V
CC
。最大的源/汇能力为0.5mA 。
单端输入:此TTL / CMOS输入禁用和启用Q0 - Q7输出。这
输入在内部连接到一个25kΩ的上拉电阻,并默认为逻辑高电平状态
如果不开放。在输入切换阈值是V
CC
/ 2 。为输入使能和禁止
功能描述,通过2c中参阅图2a 。
本行DIVSEL1控制1 LVDS差分输出对:低Q0 - Q3 = 1 ÷高,
Q0 - Q3 = ÷ 2 。未使用的输出对应该跨越100Ω差分端接
对。
本行DIVSEL2控制2 LVDS差分输出对:低Q4 - Q6 = ÷ 2高,
Q4 - Q6 = ÷ 2 。未使用的输出对应该跨越100Ω差分端接
对。
通过DIVSEL3控制银行3 LVDS差分输出对:低Q7 = ÷ 2高。 Q7 =
÷ 2 。未使用的输出对应该终止与100Ω整个差分对。
单端输入:此TTL / CMOS兼容的主复位功能异步
设置Q0 - Q7输出低电平, / Q0 - / Q7输出高电平,并保持他们的状态,只要
AS / MR仍然很低。该输入在内部连接到一个25kΩ的上拉电阻和意志
默认状态为高电平状态,如果处于打开状态。在输入切换阈值是V
CC
/2.
正电源。旁路与0.1μF || 0.01μF的低ESR电容。
地面和裸露焊盘必须连接到主板上的同一个接地平面。
2
7
8
4
DIVSEL1
DIVSEL2
DIVSEL3
VT
5
VREF -AC
9
EN
30, 29, 28,
27, 26, 25,
24, 23
16, 15, 14,
13, 12, 11
18, 17
32
Q0, /Q0, /Q1,
/Q1, Q2, /Q2
Q3, /Q3
Q4, /Q4, Q5,
/Q5, Q6, /Q6
Q7, /Q7
/先生
10, 19, 22, 31
1, 20, 21
VCC
GND
裸露
真值表
/先生
(1)
0
1
1
1
注意事项:
1 / MR异步强制Q0 - Q7低( / Q0 - / Q7高) 。
2. EN力Q 0 - CN的下降沿后的2和6的输入时钟周期Q7的低电压。请参阅“时序图”部分。
3. EN同步地使2和6的输入时钟周期之间的输出后EN的上升沿。请参阅“时序图”部分。
EN
(2,3)
X
0
1
1
DIVSEL1
X
X
0
1
DIVSEL2
X
X
0
1
DIVSEL3
X
X
0
1
Q0 – Q3
0
0
÷1
÷2
Q4 – Q6
0
0
÷2
÷4
Q7
0
0
÷2
÷4
2007年3月
3
M9999-030707-D
hbwhelp@micrel.com
或(408) 955-1690