STK12C68
STK12C68 -M贴片＃ 5962-94599
8K ×8
自动存储
NVSRAM
QuantumTrap
CMOS
非易失性静态RAM
特点
为25ns ， 35ns的，为45nS和55ns访问时间
“放手”自动
商店
与外部
68μF电容在电源关闭
商店
通过发起非易失性元件
硬件，软件或
自动存储
ON电源
下
召回
到SRAM启动的软件或
电力恢复
10毫安典型I
CC
在200ns的周期时间
无限的读，写和
召回
周期
1,000,000
商店
周期为非易失性元素
ments （商业/工业）
100年的数据保存在非易失性元素
ments （商业/工业）
商用，工业和军用温度
Tures的
28引脚SOIC ， DIP和LCC封装
描述
该SIMTEK STK12C68是一个快速静态
内存
与一位
在每个静态结合的非易失性元素
存储单元。该
SRAM
可以读取和写入的
无限次，而独立的，非
易失数据驻留在非易失性元件。数据
从转移
SRAM
到非易失性元件
（该
商店
操作）可以自动进行
在断电。一个68μF或更大的电容，从绑
V
帽
地保证
商店
操作时，
不管断电摆率和功率损耗
从“热插拔” 。从非易失性转移
元素添加到
SRAM
（该
召回
操作）取
自动放置在电源恢复。倡
和灰
商店
和
召回
周期也可以是软
洁具通过输入特定的读控制
序列。硬件
商店
可以与启动
在HSB引脚。
框图
V
CCx中
V
帽
动力
控制
销刀豆网络gurations
V
帽
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
量子阱
128 x 512
A
5
行解码器
A
6
A
7
A
8
A
9
A
11
A
12
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
商店
静态RAM
ARRAY
128 x 512
召回
商店/
召回
控制
HSB
V
CCx中
W
HSB
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28 - LCC
软件
检测
A
0
- A
12
28 - DIP
28 - SOIC
输入缓冲器
列I / O
COLUMN DEC
引脚名称
A
0
- A
12
DQ
0
-DQ
7
E
W
地址输入
IN / OUT数据
芯片使能
写使能
OUTPUT ENABLE
五金店忙（ I / O）
电源（+ 5V）的
电容
地
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
G
HSB
V
CCx中
V
帽
V
SS
2003年10月
1
文件控制＃ ML0008修订版0.4
STK12C68
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 - 0.6V至（V
CC
+ 0.5V)
在DQ电压
0-7
或HSB 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至（V
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的CON-功能操作
ditions高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
符号
b
(V
CC
= 5.0V
±
10%)
e
工业/
军事
民
最大
90
75
65
55
3
10
2
28
24
21
19
2.5
±1
±5
2.2
V
SS
– .5
2.4
V
CC
+ .5
0.8
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
A
A
V
V
V
0.4
0.4
–40/-55
85/125
V
V
°C
t
AVAV
= 25ns的
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
所有的输入无关
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为35ns ，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
t
AVAV
= 55ns ，E
≥
V
IH
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安除了HSB
I
OUT
除了HSB = 8毫安
I
OUT
= 3毫安
单位
笔记
参数
广告
民
最大
85
75
65
55
3
10
2
27
23
20
19
1.5
±1
±5
2.2
V
SS
– .5
2.4
0.4
0.4
0
70
V
CC
+ .5
0.8
I
CC
1
平均V
CC
当前
I
CC
I
CC
I
CC
I
SB
c
b
2
3
c
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
帽
目前在
自动存储
周期
平均V
CC
当前
（待机，骑自行车TTL电平输入）
4
d
1
I
SB
d
2
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
在HSB输出逻辑“ 0 ”电压
工作温度
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
V
BL
T
A
注B：
注意：C ：
注意D：
注E：
I
CC
我
CC
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
1
3
I
CC
我
CC
需要进行相应的持续时间的平均电流
商店
周期（T
商店
) .
2
4
E
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
V
CC
参考水平在整个数据表是指V
CCx中
如果这就是由电源连接，或V
帽
如果V
CCx中
所配置
连接至接地。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间。
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
480欧姆
产量
255欧姆
30 pF的
INCLUDING
范围和
灯具
电容
f
符号
C
IN
C
OUT
参数
输入电容
输出电容
(T
A
= 25 ° C，F = 1.0MHz的）
最大
8
7
单位
pF
pF
条件
V
= 0到3V
V
= 0到3V
注F：
这些参数是保证，但未经测试。
图1
:
AC输出负载
2003年10月
2
文件控制＃ ML0008修订版0.4
STK12C68
SRAM写周期＃ 1 & ＃ 2
号
12
13
14
15
16
17
18
19
20
21
符号
#1
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZ I，J
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
参数
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
STK12C68-25
民
25
20
20
10
0
20
0
0
10
5
最大
STK12C68-35
民
35
25
25
12
0
25
0
0
13
5
最大
(V
CC
= 5.0V
±
10%)
e
STK12C68-45
民
45
30
30
15
0
30
0
0
14
5
最大
STK12C68-55
民
55
45
45
25
0
45
0
0
15
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。
注K： é或W必须是
≥
V
IH
在地址转换。
注L： HSB必须在SRAM写周期高。
的SRAM写周期＃ 1：
硬件控制
K，L
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
以前的数据
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
数据输出
高阻抗
21
t
WHQX
SRAM写周期＃ 2 ：
E受控
K，L
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
2003年10月
4
文件控制＃ ML0008修订版0.4
STK12C68
硬件模式选择
E
H
L
L
X
W
X
H
L
X
HSB
H
H
H
L
A
12
- A
0
（十六进制）
X
X
X
X
0000
1555
0AAA
1FFF
10F0
0F0F
0000
1555
0AAA
1FFF
10F0
0F0E
模式
未选择
读SRAM
写入SRAM
非易失性
商店
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性
商店
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性
召回
I / O
输出高Z
输出数据
输入数据
输出高Z
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
动力
待机
活跃
活跃
l
CC
2
笔记
o
m
L
H
H
活跃
N，O
l
CC
2
L
H
H
活跃
N，O
注M： HSB
商店
操作时，如果只有一个SRAM写入了自上次非易失性周期完成。后
商店
（如果有的话）完成后，
该部分将进入待机模式，禁止所有的操作，直到HSB上升。
注N：六个连续的地址必须是在列出的顺序。则W必须是高的，在所有6个连续的周期，以使非易失性周期。
注意O：I / O状态，假设摹< V
IL
。非易失性周期的激活不依赖于G的状态
五金
商店
周期
号
22
23
24
25
26
符号
标准
t
商店
t
延迟
t
恢复
t
HLHX
t
HLBL
备用
t
HLHZ
t
HLQZ
t
HHQX
商店
循环时间
时间可以完成SRAM周期
五金
商店
高抑制关
五金
商店
脉冲宽度
五金
商店
低到存储忙
参数
(V
CC
= 5.0V
±
10%)
e
STK12C68
民
最大
10
1
700
15
300
单位备注
ms
s
ns
ns
ns
I，P
I，Q
P，R
注号码： E和G低的输出行为。
注Q ： E和G低和W的高输出行为。
注R：吨
恢复
只适用吨后
商店
就完成了。
五金
商店
周期
25
t
HLHX
HSB （ IN）
24
t
恢复
22
t
商店
HSB （OUT）
26
t
HLBL
高阻抗
高阻抗
23
t
延迟
DQ （ DATA OUT ）
数据有效
数据有效
2003年10月
5
文件控制＃ ML0008修订版0.4
