STK11C68 （ SMD5962-92324 ）
8Kx8 SoftStore的nvSRAM
特点
25 ， 35 ， 45 ，和55纳秒读取访问&读/写周期
时
无限的读/写耐用性
引脚兼容行业标准的SRAM
软件启动的非易失性
商店
自动
召回
到SRAM将开机
无限RECALL周期
100万
商店
周期
100年非易失性数据保留
单5V ±10 ％工作
商业，工业和军事温度
Tures的
28引脚330密耳SOIC封装（符合RoHS标准）
28引脚CDIP和LCC封装
描述
该SIMTEK STK11C68是一个64Kb的快速静态RAM
与非易失性量子阱存储元件
包括与每个存储器单元。
SRAM中提供了快速访问&的循环时间，
易用性，和无限的读&读写次数
一个正常的SRAM 。
在软件控制下的数据传送到非（体积）
atile存储单元（在
商店
操作）。上
电时，数据会自动恢复到
SRAM （中
召回
操作）。 RECALL操作
也是在软件控制下使用。
该SIMTEK的nvSRAM是第一个单片无
易失性存储器，以提供无限的写入和读取。
它是最高的性能，最可靠的非
易失性存储器可用。
框图
框图
量子阱
128 x 512
行解码器
A
5
A
6
A
7
A
8
A
9
A
11
A
12
商店
静态RAM
ARRAY
128 X 512
召回
商店/
召回
控制
软件
检测
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
A
0
– A
12
输入缓冲器
列I / O
COLUMN DEC
A
0
A
1
A
2
A
3
A
4
A
10
G
E
W
本产品符合每个规格
术语SIMTEK标准保修。该产品
已完成SIMTEK内部资格测试
并已达到生产状态。
1
文件控制＃ ML0007版本0.3
2007年2月，
STK11C68 （ SMD5962-92324 ）
销刀豆网络gurations
NC
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
W
NC
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
28引脚LCC
28引脚DIP
28引脚SOIC
引脚名称
引脚名称
A
12
-A
0
DQ
7
-DQ
0
E
W
G
V
CC
V
SS
输入
I / O
输入
输入
输入
电源
电源
I / O
描述
地址： 13地址输入的nvSRAM阵列中选择8,192字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能：将活性低水使上DQ管脚的数据将被写入的地址
位置锁定由E的下降沿
输出使能：有源低G输入使能数据输出缓冲器中读取周期。
德主张摹高造成的DQ引脚为三态。
电源： 5.0V ， ±10 ％
地
文件控制＃ ML0007版本0.3
2007年2月，
2
STK11C68 （ SMD5962-92324 ）
绝对最大额定值
a
电压输入相对于地面。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至7.0V
在输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 -0.6V至（Ⅴ
CC
+ 0.5V)
在DQ电压
0-7
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至（Ⅴ
CC
+ 0.5V)
在偏置温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1W
直流输出电流（1输出的时间， 1秒的持续时间） 。 。 。 。 。 。 。 。 15毫安
注一：强调高于绝对最大的“上市
“，可能对器件造成永久性损坏。这是一个
额定值只，设备的条件功能操作
系统蒸发散高于在这个业务部门所标明
特定网络阳离子是不是暗示。暴露在绝对最大额定
长时间荷兰国际集团的条件可能会影响其可靠性。
DC特性
广告
符号
I
CC1b
参数
民
平均V
CC
当前
最大
90
75
65
不适用
3
10
27
23
20
不适用
750
±1
±5
2.2
V
SS
– .5
2.4
0.4
0
70
–40
V
CC
+ .5
0.8
2.2
工业/
军事
民
最大
90
75
65
55
3
10
28
24
21
20
1500
±1
±5
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
μA
μA
μA
单位
(V
CC
= 5.0V
±
10%)
笔记
t
AVAV
= 25ns的
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
所有的输入无关，V
CC
=最大
W
≥
(V
CC
– 0.2V)
所有其他骑自行车， CMOS电平
t
AVAV
= 25ns的，E
≥
V
IH
t
AVAV
=为35ns ，E
≥
V
IH
t
AVAV
=为45nS ，E
≥
V
IH
t
AVAV
= 55ns ，E
≥
V
IH
E
≥
(V
CC
- 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
，E或G
≥
V
IH
所有的输入
所有的输入
I
OUT
= - 4毫安
I
OUT
= 8毫安
I
CC2c
I
CC3b
I
SB1d
平均V
CC
目前在
商店
平均V
CC
目前在T
AVAV
= 200ns的
5V ， 25°C时，典型的
平均V
CC
当前
（待机，骑自行车TTL电平输入）
I
SB2d
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
T
A
V
CC
待机电流
（待机，稳定的CMOS输入电平）
输入漏电流
断态输出漏电流
输入逻辑“ 1 ”电压
输入逻辑“ 0 ”电压
输出逻辑“ 1 ”电压
输出逻辑“ 0 ”电压
工作温度
V
CC
+ .5 V
V
V
0.4
85
V
°C
V
SS
– .5 0.8
2.4
注B：我
CC1
我
CC3
依赖于输出负载和循环率。在特定网络版值与空载输出获得。
注意：C ：我
CC
需要的持续时间的平均电流
商店
周期（T
商店
) .
2
注意D： é
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0V至3V
输入上升和下降时间
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
5.0V
480欧姆
产量
255欧姆
电容
符号
C
IN
C
OUT
e
(T
A
= 25 ° C，F = 1.0MHz的）
最大
8
7
单位
pF
pF
条件
ΔV
= 0到3V
ΔV
= 0到3V
参数
输入电容
输出电容
30 pF的
INCLUDING
范围和
灯具
注E：这些参数是保证，但未经测试。
图1 ： AC输出负载
文件控制＃ ML0007版本0.3
2007年2月，
3
STK11C68 （ SMD5962-92324 ）
SRAM读周期＃ 1 & ＃ 2
符号
号
1
2
3
4
5
6
7
8
9
10
11
参数
#1, #2
t
ELQV
t
AVAVf
t
AVQVg
t
GLQV
t
AXQXg
t
ELQX
t
EHQZh
t
GLQX
t
GHQZh
t
ELICCHe
t
EHICCLd ，E
Alt键。
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
t
PS
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
0
25
0
10
0
35
5
5
10
0
13
0
45
25
25
10
5
5
13
0
15
0
55
民
最大
25
35
35
15
5
5
15
0
25
民
最大
35
45
45
20
5
5
25
民
最大
45
55
55
25
民
最大
55
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK11C68-25
STK11C68-35
(V
CC
= 5.0V + 10%)
STK11C68-45
STK11C68-55
单位
备注：F ：W必须在SRAM写周期SRAM中读取周期的高与低。
注G： I / O状态假设E，G < V
IL
和W > V
IH
;设备被连续地选择。
注H：测量
±
200mV的从稳态输出电压。
SRAM读周期1：地址受控
F，G
t
AVAV
地址
5
t
AXQX
3
2
t
AVQV
数据有效
DQ （ DATA OUT ）
SRAM读周期＃ 2 ： E受控
f
t
AVAV
地址
t
ELQV
E
t
ELQX
t
EHQZ
7
6
1
2
t
EHICCL
11
G
4
t
GLQV
t
GHQZ
9
t
GLQX
DQ （ DATA OUT ）
t
ELICCH
I
CC
待机
10
数据有效
8
活跃
文件控制＃ ML0007版本0.3
2007年2月，
4
STK11C68 （ SMD5962-92324 ）
SRAM写周期＃ 1 & ＃ 2
符号
号
#1
12
13
14
15
16
17
18
19
20
21
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZh ，我
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
参数
民
25
20
20
10
0
20
0
0
10
5
最大
民
35
25
25
12
0
25
0
0
13
5
最大
民
45
30
30
15
0
30
0
0
15
5
最大
民
55
45
45
30
0
45
0
0
35
最大
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK11C68-25
STK11C68-35
(V
CC
= 5.0V + 10%)
STK11C68-45
STK11C68-55
单位
注一：
注记者：
如果W低当E为低电平时，输出保持在高阻抗状态。
或W必须是
≥
V
IH
在地址转换。
SRAM写周期＃ 1 ：硬件控制
j
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
数据输出
以前的数据
高阻抗
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
21
t
WHQX
SRAM写周期＃ 2 ： E受控
j
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
文件控制＃ ML0007版本0.3
2007年2月，
5
QQ：2880707522 复制
