STK11C68-5 （ SMD5962-92324 ）
64千位（ 8K ×8 ） SoftStore的nvSRAM
特点
■
■
■
■
■
■
■
■
■
■
■
功能说明
赛普拉斯STK11C68-5是一个64 KB的快速静态RAM与
非易失性元件中的每个存储单元。嵌入式
非易失性元素纳入QuantumTrap技术
生产出世界上最可靠的非易失性存储器。该
SRAM提供了无限的读写周期，而
独立的非易失性数据驻留在高度可靠的
QuantumTrap细胞。受到软件控制数据传输
SRAM的非易失性元件（实体店经营） 。上
电时，数据会自动恢复到SRAM （在
从非易失性存储器RECALL操作）。召回
操作也是在软件控制下可用。
35纳秒， 45纳秒，和55 ns访问时间
引脚与业界标准的SRAM兼容
软件启动的非易失性商店
无限的读取和写入耐力
自动恢复到SRAM上电
无限RECALL周期
百万STORE周期
百年数据保留
单5V ± 10 ％操作
军用温度
28引脚（ 300 mil）的CDIP和28片LCC封装
逻辑框图
A
5
量子阱
128 X 512
商店
行解码器
静态RAM
ARRAY
128 X 512
召回
V
CC
V
帽
A
6
A
7
A
8
A
9
A
11
A
12
动力
控制
商店/
召回
控制
HSB
软件
检测
列I / O
输入缓冲器
COLUMN DEC
A
0
-
A
12
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
A
0
A
1
A
2
A
3
A
4
A
10
OE
CE
WE
赛普拉斯半导体公司
文件编号： 001-51001修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年4月7日
[+ ]反馈
STK11C68-5 （ SMD5962-92324 ）
引脚配置
图1.引脚图 - 28引脚DIP
图2.引脚图 - 28引脚有限责任公司
引脚德网络nitions
引脚名称
A
0
–A
12
DQ
0
-DQ
7
WE
CE
OE
V
SS
V
CC
W
E
G
ALT
I / O类型
输入
输入
输入
输入
地
描述
地址输入。
用于选择的8192个字节的nvSRAM之一。
写使能输入，低电平有效。
当芯片被使能和WE为低电平时，在I数据输入/输出
标签写入到特定地址的位置。
芯片使能输入，低电平有效。
当低，选择芯片。当HIGH ，取消选择
芯片。
输出使能，低电平有效。
该低电平有效OE输入使能数据输出缓冲器中
读周期。拉高OE HIGH导致I / O引脚为三态。
地面的装置。
该装置被连接到该系统的地面。
输入/输出
双向数据I / O线。
作为根据操作的输入或输出线路。
电源
电源输入到该设备。
文件编号： 001-51001修订版**
分页： 15 2
[+ ]反馈
STK11C68-5 （ SMD5962-92324 ）
设备操作
该STK11C68-5是一种多用途的内存芯片，可提供
几种操作模式。该STK11C68-5可以作为操作
标准的8K ×8 SRAM 。它有一个8K ×8非易失性元件
影到SRAM中的信息可以被复制或者从
该SRAM可在非易失性方式更新。
该软件序列主频与CE控制的读取。
当序列中的第六个地址输入后，在商店
周期开始和芯片被禁用。重要的是
读周期，而不是写周期的使用顺序。这是
没有必要使OE为低电平为有效的序列。后
t
商店
周期时间满足， SRAM被再次激活
读取和写入操作。
SRAM读
该STK11C68-5执行一个读周期，每当CE和OE
是低，而我们高。在针脚上指定的地址
0–12
确定访问的8192个数据字节。当读为
由地址转换启动的，则输出是后一个有效
吨的延迟
AA
（读周期1） 。如果读通过CE或OE启动，
的输出是在t有效
ACE
或者在t
美国能源部
，以较迟者为准（读
周期2）。数据输出一再响应地址
内T改变
AA
而不需要访问时间
转换任何控制输入引脚。他们一直有效，直到
另一个地址变更，或直到CE或OE变为高电平，或
我们被拉低。
软件RECALL
数据从非易失性存储器通过转移到SRAM
一个软件地址序列。软件RECALL周期
与读取操作中类似的方式顺序启动
对软件商店开始。要启动RECALL周期，
CE控制的读操作如下顺序是
执行：
1.阅读地址为0x0000 ，有效的读
2.读地址0x1555 ，有效的读
3.阅读地址0x0AAA ，有效的读
4.阅读地址0x1FFF的，有效的读
5.读地址0x10F0 ，有效的读
6.读地址0x0F0E ，启动RECALL周期
在内部，召回是一个两步的过程。首先， SRAM数据
被清除;然后，非易失性信息被传输至电
SRAM单元。之后的T
召回
周期时， SRAM再次是
准备读取和写入操作。调用操作
不改变在非易失性元件的数据。该
非易失性数据可被调用的次数不受限制。
SRAM写
写周期完成时CE和WE低。该
进入写周期之前的地址输入必须保持稳定
而且必须保持稳定，直到CE或WE变为高电平的
循环的结束。对通用I数据输入/输出引脚DQ
0–7
是
写入到存储器，如果它具有有效吨
SD
。这是之前做的
一个我们控制写入或CE年底前结束
控制写入。请OE高在整个写周期
避免常见的I / O线数据总线争。如果OE保持低电平，
内部电路断开输出缓冲器吨
HZWE
之后，我们去
低。
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ;
V
RESET
） ，一个内部调出请求被锁定。当V
CC
再次超过V的检测电压
开关
，召回
会自动启动，并采取吨
HRECALL
来完成。
如果STK11C68-5处于写入状态，在上电时的端
回想一下，在SRAM数据被破坏。为了避免这种
的情况下，一个10千欧电阻连接或者我们之间
和System V
CC
或CE和System V之间
CC
.
软件商店
数据被从SRAM由传送到非易失性存储器
一个软件地址序列。该STK11C68-5软件
商店周期通过执行顺序的CE控制的启动
读的确切顺序六项具体地址位置周期。
在商店周期，先前的非易失性的擦除
数据首先来执行后面所述的非易失性的程序
元素。当启动一个商店周期，输入和输出是
禁用，直到周期结束。
因为一个序列的读和写来自特定地址的使用
对于STORE开始，就没有其他的读或写是很重要的
存取介入的序列中。如果他们介入，
序列被中止，没有存储或调用发生。
要启动的软件商店周期，下面读
顺序进行：
1.阅读地址为0x0000 ，有效的读
2.读地址0x1555 ，有效的读
3.阅读地址0x0AAA ，有效的读
4.阅读地址0x1FFF的，有效的读
5.读地址0x10F0 ，有效的读
6.读地址0x0F0F ，启动STORE周期
硬件保护
该STK11C68-5提供硬件保护，防止意外
在低电压STORE操作和SRAM写入
条件。当V
帽
＆ LT ; V
开关
所有外部发起STORE
操作和SRAM写操作被禁止。
噪声考虑
该STK11C68-5是一种高速内存。它必须具有高
约0.1μF高频旁路电容连接
V之间
CC
和V
SS,
使用线索和痕迹是短
成为可能。如同所有的高速CMOS集成电路，小心路由
电源，接地和信号降低电路噪声。
文件编号： 001-51001修订版**
第15 3
[+ ]反馈
STK11C68-5 （ SMD5962-92324 ）
较低的平均有功功率
CMOS技术提供了STK11C68-5的好处
绘制显著较少的电流，当它被循环在时间较长
超过50纳秒。
科幻gure 3
和
图4
示的关系
我的
CC
和读取或写入周期时间。最坏情况下的电流
消费所示的CMOS和TTL电平输入
（商业级温度范围， VCC = 5.5V ，占空比为100％
在芯片使能） 。当芯片只待机电流被绘制
禁用。由STK11C68-5得出的总平均电流
依赖于以下项目：
■
■
■
■
■
■
■
图4.电流对战周期时间（写入）
芯片的占空比使
整个循环速率访问
的读写比
CMOS与TTL电平输入
工作温度
V
CC
水平
最佳实践
赛普拉斯的nvSRAM产品已被有效地使用过
15年。而易用性是该产品的主要系统之一
值的经验与数百名工作取得
应用导致了以下建议，最好的
做法：
■
I / O负载
图3.电流对周期时间（READ ）
非易失性细胞中的nvSRAM被编程的
最后的测试和质量保证过程中试验楼。来
检查程序在客户或合同制造商的
站点有时重新编程这些值。最后NV模式
通常重复AA ， 55 ， 00 ， FF ，A5或5A的图案。
最终产品的固件不能假定一个NV阵列
是一组编程状态。该检查内存例程
内容的值来确定第一时间的系统配置。
冷或热启动状态，等等，必须始终编程
独特的NV模式（例如，复杂的4个字节的46个图案
E6 49 53 （十六进制）或多个随机字节）作为最终的系统的一部分的
生产测试。这是为了确保这些系统例程
坚持工作。
■
表1.硬件模式选择
CE
L
WE
H
A12–A0
0x0000
0x1555
0x0AAA
0x1FFF
0x10F0
0x0F0F
0x0000
0x1555
0x0AAA
0x1FFF
0x10F0
0x0F0E
模式
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性商店
读SRAM
读SRAM
读SRAM
读SRAM
读SRAM
非易失性召回
I / O
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
输出数据
输出数据
输出数据
输出数据
输出数据
输出高Z
笔记
[1]
L
H
[1]
记
1.六个连续的地址必须是在列出的顺序。我们必须高度在所有的六连冠CE控制周期，使非易失性周期。
文件编号： 001-51001修订版**
第15 4
[+ ]反馈
STK11C68-5 （ SMD5962-92324 ）
最大额定值
超出最大额定值可能会缩短的使用寿命
装置。这些用户指导未经测试。
存储温度................................. -65 ° C至+ 150°C
在偏压温度.............................. -55 ° C至+ 125°C
在V电源电压
CC
相对于GND ..........- 0.5V至7.0V
电压输入相对于Vss ............ -0.6V到V
CC
+ 0.5V
范围
军事
环境
温度
-55 ° C至+ 125°C
V
CC
4.5V至5.5V
在DQ电压
0-7
...................................- 0.5V到Vcc + 0.5V
功耗................................................ ......... 1.0W
直流输出电流（ 1输出的时间， 1秒持续时间） .... 15毫安
工作范围
DC电气特性
在整个工作范围（V
CC
= 4.5V至5.5V ）
参数
I
CC1
描述
平均V
CC
当前
测试条件
t
RC
= 35 ns的
t
RC
- 45纳秒
t
RC
= 55 ns的
依赖于输出负载和循环率。得到的值
无输出负载。我
OUT
= 0毫安
所有输入不在乎，V
CC
=最大
对于持续时间T的平均电流
商店
民
最大
75
65
55
单位
mA
mA
mA
I
CC2
I
CC3
平均V
CC
当前
在商店
3
10
mA
mA
平均V
CC
在WE >电流（V
CC
- 0.2V ） 。所有其它输入循环。
t
RC
= 200纳秒， 5V ，25°C依赖于输出负载和循环率。得到的值
典型
无输出负载。
V
CC
待机电流
（待机，骑自行车TTL
输入电平）
V
CC
待机电流
t
RC
= 35纳秒， CE > V
IH
t
RC
= 45纳秒， CE > V
IH
t
RC
= 55纳秒， CE > V
IH
CE > （V
CC
- 0.2V ） 。所有其它V
IN
< 0.2V或> （V
CC
– 0.2V).
非易失性循环后待机电流水平完成。
输入是静态的。 F = 0兆赫
V
CC
=最大，V
SS
＆ LT ; V
IN
＆ LT ; V
CC
V
CC
=最大，V
SS
＆ LT ; V
IN
＆ LT ; V
CC
， CE或OE > V
IH
或WE < V
IL
-1
-5
2.2
V
SS
– 0.5
I
OUT
= -4毫安
I
OUT
= 8毫安
2.4
I
SB1[2]
24
21
20
1500
mA
mA
mA
μA
I
SB2 [2]
I
IX
I
OZ
V
IH
V
IL
V
OH
V
OL
输入漏电流
关态输出
漏电流
输入高电压
输入低电压
输出高电压
输出低电压
+1
+5
V
CC
+ 0.5
0.8
0.4
μA
μA
V
V
V
V
数据保留和耐力
参数
数据
R
NV
C
数据保留
非易失性存储操作
描述
民
100
1,000
单位
岁月
K
电容
在该表中，电容参数列。
[3]
参数
C
IN
C
OUT
描述
输入电容
输出电容
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 0 3.0V
测试条件
最大
8
7
单位
pF
pF
记
2. CE > V
IH
不产生待机电流电平，直到任何非易失性周期中已超时。
3.这些参数由设计保证，未经测试。
文件编号： 001-51001修订版**
第15个5
[+ ]反馈
STK11C68-M
STK11C68-M
CMOS的nvSRAM
高性能
8K ×8非易失性静态RAM
MIL -STD- 883 / SMD ＃ 5962-92324
特点
35 ， 45和55ns访问时间
17 ， 20和25ns的输出启用访问
无限的读取和写入
SRAM
软件
商店
引发
自动
商店
定时
100,000
商店
周期来
EEPROM
在10年的数据保留
EEPROM
自动
召回
上电时
软件
召回
引发
无限
召回
从周期
EEPROM
单5V
±
10 ％的操作
提供多种标准封装
描述
该SIMTEK STK11C68 -M是一个快速静态
内存
(35, 45
和55ns ） ，具有非易失性的电可擦
舞会
(
EEPROM
在每个静态存储器合并）元素
细胞。该
SRAM
可以读取和写入无限
次数，而独立的非易失性数据
居住在
EEPROM
。从数据传输
SRAM
to
该
EEPROM
(
商店
） ，或者从
EEPROM
对
SRAM
(
召回
）都是通过软件启动SE-
quences 。它结合了高性能和易用性
利用快速的
SRAM
与非易失性数据的完整性。
该STK11C68 -M与行业标引脚兼容
DARD
SRAM
s和可在一个28引脚300密耳
陶瓷DIP或28片LCC封装。商业和
工业设备也可提供。
逻辑框图
EEPROM阵列
256 x 256
A
3
A
4
行解码器
销刀豆网络gurations
A
7
A
12
VCC
NC
W
NC
NC
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
3
2
A
6
A
5
A
4
A
3
A
2
A
1
A
0
A
0
A
12
4
5
6
7
8
9
10
11
12
1
28 27
26
25
24
23
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
V
CC
W
NC
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
商店
静态RAM
ARRAY
256 x 256
召回
A
5
A
6
A
7
A
8
A
9
A
12
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
顶视图
22
21
20
19
18
DQ
0
DQ
1
13 14 15 16 17
DQ
2
VSS
DQ
3
DQ
4
商店/
召回
控制
28 - LCC
DQ
5
28 - 300 C- DIP
列I / O
输入缓冲器
引脚名称
A
0
- A
12
W
DQ
0
- DQ
7
E
地址输入
写使能
IN / OUT数据
芯片使能
OUTPUT ENABLE
电源（+ 5V）的
地
列解码器
A
0
A
1
A
2
A
10
A
11
G
G
V
CC
V
SS
E
W
4-31
STK11C68-M
绝对最大额定值
a
在典型的输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 。 。 。 -0.6V至7.0V
在DQ电压
0-7
和G. 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至（V
CC
+0.5V)
在偏压温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .1W
直流输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.15毫安
（一次一个输出，一秒的持续时间）
注一：
应力大于下"Absolute最大上市
Ratings"可能对器件造成永久性损坏。这是一个应力
等级只和功能器件在上述条件下运行
与本规范的业务部门所标明不
暗示。暴露在绝对最大额定值条件下工作
期间可能会影响其可靠性。
DC特性
符号
I
CC B
1
(V
CC
= 5.0V
±
10%)
民
最大
90
85
80
单位
mA
mA
mA
mA
mA
mA
mA
mA
A
A
V
V
V
0.4
–55
125
V
°C
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
27
23
20
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
E
≥
V
IH
;所有的人骑自行车
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
±1
±5
2.2
V
SS
–.5
2.4
V
CC
+.5
0.8
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
所有的输入
所有的输入
I
OUT
= -4mA
I
OUT
= 8毫安
笔记
参数
平均V
CC
当前
I
CC
2
平均V
CC
当前
在STORE周期
平均V
CC
当前
（待机，骑自行车TTL电平输入）
50
I
SB
1
I
SB
c
2
平均V
CC
当前
（待机，稳定的CMOS输入电平）
输入漏电流（任何输入）
关机状态下输出漏电流
输入逻辑"1"电压
输入逻辑"0"电压
输出逻辑"1"电压
输出逻辑"0"电压
工作温度
2
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
T
A
注B：我
CC 1
依赖于输出负载和循环率。指定的值与空载输出获得。
注：C：瞻é
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。见模式选择表。
注意D：我
CC2
需要对STORE周期的持续时间（吨的平均电流
商店
）后序（T
WC
），该启动周期。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
到3V
输入上升和下降时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
产量
5.0V
480欧姆
电容
e
符号
C
IN
C
OUT
(T
A
= 25 ° C，F = 1.0MHz的）
最大
5
7
单位
pF
pF
条件
V
= 0到3V
V
= 0到3V
255欧姆
参数
输入电容
输出电容
30pF
INCLUDING
范围
和夹具
注E：这些参数是保证，但未经测试。
图1 ： AC输出负载
4-32
STK11C68-M
读周期＃ 1 & ＃ 2
符号
号
1
2
3
4
5
6
7
8
9
10
11
11A
#1, #2
t
ELQV
t
AVAVg
t
AVQVh
t
GLQV
t
AXQX
t
ELQX
t
EHQZi
t
GLQX
t
GHQZi
t
ELICCHe
t
EHICCLc ，E
t
WHQV
Alt键。
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
t
PS
t
WR
参数
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
写恢复时间
0
35
45
0
17
0
45
55
5
5
17
0
20
0
55
65
35
35
20
5
5
20
0
25
STK11C68-35M
民
最大
35
45
45
25
5
5
25
STK11C68-45M
民
最大
45
55
55
25
(V
CC
= 5.0V
±
10%)
STK11C68-55M
民
最大
55
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注：C：瞻é高，不会产生待机电流，直到任何非易失性周期中已超时。见模式选择表。
注E：参数保证的，未经测试。
注克：对于读周期＃1和＃ 2中，W必须是高为整个循环。
注H：设备不断有E低和G低选择。
注一：测量
±
200mV的从稳态输出电压。
读周期＃ 1
G，H
2
t
AVAV
地址
5
3
t
AVQV
数据有效
t
AXQX
DQ （ DATA OUT ）
W
11A
t
WHQV
读周期＃ 2
g
2
t
AVAV
地址
1
t
ELQV
11
t
EHICCL
7
t
EHQZ
9
t
GHQZ
数据有效
E
t
ELQX
4
6
G
t
GLQV
8
t
GLQX
DQ （ DATA OUT ）
10
t
ELICCH
I
CC
活跃
待机
W
11A
t
WHQV
4-33
STK11C68-M
写周期＃ 1 & ＃ 2 ;摹高
符号
号
12
13
14
15
16
17
18
19
#1
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
参数
STK11C68-35M
民
35
30
30
18
0
30
0
0
最大
STK11C68-45M
民
45
35
35
20
0
35
0
0
最大
(V
CC
= 5.0V
±
10%)
STK11C68-55M
民
55
45
45
30
0
45
0
0
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
写周期＃ 1 & ＃ 2 ; G拉低
符号
号
12
13
14
15
16
17
18
19
20
21
#1
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZ I，M
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
参数
STK11C68-35M
民
45
35
35
30
0
35
0
0
35
5
最大
STK11C68-45M
民
45
35
35
30
0
35
0
0
35
最大
(V
CC
= 5.0V
±
10%)
STK11C68-55M
民
55
45
45
30
0
45
0
0
35
5
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注一：
注K：
注M：
测量+ 200mV的从稳态输出电压。
或W必须是
≥
V
IH
在地址转换。
如果W为低当E变为低电平时，输出端保持在高阻抗状态。
4-34
STK11C68-M
STK11C68-M
CMOS的nvSRAM
高性能
8K ×8非易失性静态RAM
MIL -STD- 883 / SMD ＃ 5962-92324
特点
35 ， 45和55ns访问时间
17 ， 20和25ns的输出启用访问
无限的读取和写入
SRAM
软件
商店
引发
自动
商店
定时
100,000
商店
周期来
EEPROM
在10年的数据保留
EEPROM
自动
召回
上电时
软件
召回
引发
无限
召回
从周期
EEPROM
单5V
±
10 ％的操作
提供多种标准封装
描述
该SIMTEK STK11C68 -M是一个快速静态
内存
(35, 45
和55ns ） ，具有非易失性的电可擦
舞会
(
EEPROM
在每个静态存储器合并）元素
细胞。该
SRAM
可以读取和写入无限
次数，而独立的非易失性数据
居住在
EEPROM
。从数据传输
SRAM
to
该
EEPROM
(
商店
） ，或者从
EEPROM
对
SRAM
(
召回
）都是通过软件启动SE-
quences 。它结合了高性能和易用性
利用快速的
SRAM
与非易失性数据的完整性。
该STK11C68 -M与行业标引脚兼容
DARD
SRAM
s和可在一个28引脚300密耳
陶瓷DIP或28片LCC封装。商业和
工业设备也可提供。
逻辑框图
EEPROM阵列
256 x 256
A
3
A
4
行解码器
销刀豆网络gurations
A
7
A
12
VCC
NC
W
NC
NC
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
3
2
A
6
A
5
A
4
A
3
A
2
A
1
A
0
A
0
A
12
4
5
6
7
8
9
10
11
12
1
28 27
26
25
24
23
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ
0
DQ
1
DQ
2
V
SS
V
CC
W
NC
A
8
A
9
A
11
G
A
10
E
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
商店
静态RAM
ARRAY
256 x 256
召回
A
5
A
6
A
7
A
8
A
9
A
12
DQ
0
DQ
1
DQ
2
DQ
3
DQ
4
DQ
5
DQ
6
DQ
7
顶视图
22
21
20
19
18
DQ
0
DQ
1
13 14 15 16 17
DQ
2
VSS
DQ
3
DQ
4
商店/
召回
控制
28 - LCC
DQ
5
28 - 300 C- DIP
列I / O
输入缓冲器
引脚名称
A
0
- A
12
W
DQ
0
- DQ
7
E
地址输入
写使能
IN / OUT数据
芯片使能
OUTPUT ENABLE
电源（+ 5V）的
地
列解码器
A
0
A
1
A
2
A
10
A
11
G
G
V
CC
V
SS
E
W
4-31
STK11C68-M
绝对最大额定值
a
在典型的输入相对于V电压
SS
。 。 。 。 。 。 。 。 。 。 。 。 。 -0.6V至7.0V
在DQ电压
0-7
和G. 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5V至（V
CC
+0.5V)
在偏压温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至125°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .1W
直流输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.15毫安
（一次一个输出，一秒的持续时间）
注一：
应力大于下"Absolute最大上市
Ratings"可能对器件造成永久性损坏。这是一个应力
等级只和功能器件在上述条件下运行
与本规范的业务部门所标明不
暗示。暴露在绝对最大额定值条件下工作
期间可能会影响其可靠性。
DC特性
符号
I
CC B
1
(V
CC
= 5.0V
±
10%)
民
最大
90
85
80
单位
mA
mA
mA
mA
mA
mA
mA
mA
A
A
V
V
V
0.4
–55
125
V
°C
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
27
23
20
t
AVAV
= 35ns的
t
AVAV
=为45nS
t
AVAV
= 55ns
E
≥
V
IH
;所有的人骑自行车
E
≥
(V
CC
– 0.2V)
所有其他V
IN
≤
0.2V或
≥
(V
CC
– 0.2V)
±1
±5
2.2
V
SS
–.5
2.4
V
CC
+.5
0.8
V
CC
=最大
V
IN
= V
SS
到V
CC
V
CC
=最大
V
IN
= V
SS
到V
CC
所有的输入
所有的输入
I
OUT
= -4mA
I
OUT
= 8毫安
笔记
参数
平均V
CC
当前
I
CC
2
平均V
CC
当前
在STORE周期
平均V
CC
当前
（待机，骑自行车TTL电平输入）
50
I
SB
1
I
SB
c
2
平均V
CC
当前
（待机，稳定的CMOS输入电平）
输入漏电流（任何输入）
关机状态下输出漏电流
输入逻辑"1"电压
输入逻辑"0"电压
输出逻辑"1"电压
输出逻辑"0"电压
工作温度
2
I
ILK
I
OLK
V
IH
V
IL
V
OH
V
OL
T
A
注B：我
CC 1
依赖于输出负载和循环率。指定的值与空载输出获得。
注：C：瞻é
≥
V
IH
不会产生待机电流电平，直到任何非易失性周期中已超时。见模式选择表。
注意D：我
CC2
需要对STORE周期的持续时间（吨的平均电流
商店
）后序（T
WC
），该启动周期。
AC测试条件
输入脉冲电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
到3V
输入上升和下降时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
≤
5ns
输入和输出时序参考电平。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.5V
输出负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。见图1
产量
5.0V
480欧姆
电容
e
符号
C
IN
C
OUT
(T
A
= 25 ° C，F = 1.0MHz的）
最大
5
7
单位
pF
pF
条件
V
= 0到3V
V
= 0到3V
255欧姆
参数
输入电容
输出电容
30pF
INCLUDING
范围
和夹具
注E：这些参数是保证，但未经测试。
图1 ： AC输出负载
4-32
STK11C68-M
读周期＃ 1 & ＃ 2
符号
号
1
2
3
4
5
6
7
8
9
10
11
11A
#1, #2
t
ELQV
t
AVAVg
t
AVQVh
t
GLQV
t
AXQX
t
ELQX
t
EHQZi
t
GLQX
t
GHQZi
t
ELICCHe
t
EHICCLc ，E
t
WHQV
Alt键。
t
ACS
t
RC
t
AA
t
OE
t
OH
t
LZ
t
HZ
t
OLZ
t
OHZ
t
PA
t
PS
t
WR
参数
芯片使能存取时间
读周期时间
地址访问时间
输出使能到数据有效
地址变更后的输出保持
芯片使能到输出有效
芯片禁用到输出无效
输出使能输出活跃
输出禁止到输出无效
芯片使能为功耗工作
芯片禁用到备用电源
写恢复时间
0
35
45
0
17
0
45
55
5
5
17
0
20
0
55
65
35
35
20
5
5
20
0
25
STK11C68-35M
民
最大
35
45
45
25
5
5
25
STK11C68-45M
民
最大
45
55
55
25
(V
CC
= 5.0V
±
10%)
STK11C68-55M
民
最大
55
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注：C：瞻é高，不会产生待机电流，直到任何非易失性周期中已超时。见模式选择表。
注E：参数保证的，未经测试。
注克：对于读周期＃1和＃ 2中，W必须是高为整个循环。
注H：设备不断有E低和G低选择。
注一：测量
±
200mV的从稳态输出电压。
读周期＃ 1
G，H
2
t
AVAV
地址
5
3
t
AVQV
数据有效
t
AXQX
DQ （ DATA OUT ）
W
11A
t
WHQV
读周期＃ 2
g
2
t
AVAV
地址
1
t
ELQV
11
t
EHICCL
7
t
EHQZ
9
t
GHQZ
数据有效
E
t
ELQX
4
6
G
t
GLQV
8
t
GLQX
DQ （ DATA OUT ）
10
t
ELICCH
I
CC
活跃
待机
W
11A
t
WHQV
4-33
STK11C68-M
写周期＃ 1 & ＃ 2 ;摹高
符号
号
12
13
14
15
16
17
18
19
#1
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
参数
STK11C68-35M
民
35
30
30
18
0
30
0
0
最大
STK11C68-45M
民
45
35
35
20
0
35
0
0
最大
(V
CC
= 5.0V
±
10%)
STK11C68-55M
民
55
45
45
30
0
45
0
0
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
写周期＃ 1 & ＃ 2 ; G拉低
符号
号
12
13
14
15
16
17
18
19
20
21
#1
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZ I，M
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
参数
STK11C68-35M
民
45
35
35
30
0
35
0
0
35
5
最大
STK11C68-45M
民
45
35
35
30
0
35
0
0
35
最大
(V
CC
= 5.0V
±
10%)
STK11C68-55M
民
55
45
45
30
0
45
0
0
35
5
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注一：
注K：
注M：
测量+ 200mV的从稳态输出电压。
或W必须是
≥
V
IH
在地址转换。
如果W为低当E变为低电平时，输出端保持在高阻抗状态。
4-34
QQ：2881677436 复制
