16兆位并行的SuperFlash + 2/4兆位的SRAM ComboMemory
SST34HF1621 / SST34HF1641
SST34HF1621 / 164116兆CSF （ X16 ） + 2/4 Mb的SRAM （ X16 ） ComboMemories
数据表
产品特点：
闪光灯组织： 1M X16
双银结构的并行
读/写操作
- 16兆位： 12兆位+ 4兆位
SRAM组织：
- 2兆比特： 256K X8或X16 128K
- 4兆位： 512K X8或X16 256K
单2.7-3.3V读写操作
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流：25 mA（典型值）
- 待机电流： 20 μA （典型值）
硬件扇区保护（ WP ＃ ）
- 保护4外大部分行业（ 4 KWord的）在
通过举办WP ＃低，取消保护大型银行
通过举办WP ＃高
硬件复位引脚（ RST ＃ ）
- 复位内部状态机读
数据数组
扇区擦除功能
- 统一1 KWord的行业
块擦除功能
- 统一32K字块
读取时间
- 闪光： 70和90纳秒
- SRAM ： 70和90纳秒
锁存地址和数据
快速擦除和字编程：
- 扇区擦除时间： 18毫秒（典型值）
- 块擦除时间： 18毫秒（典型值）
- 芯片擦除时间： 70毫秒（典型值）
- 字编程时间： 14 μs（典型值）
- 芯片重写时间：8秒（典型值）
自动写时序
=内部
V
PP
GENERATION
检测写操作结束的
- 触发位
- 数据＃投票
=就绪/忙＃引脚
CMOS I / O兼容性
JEDEC标准命令集
符合通用闪存接口
（ CFI ）
封装
- 56球LFBGA （8毫米X 10毫米）
产品说明
该SST34HF1621 / 1641 ComboMemory设备英特
篦1M x16的CMOS闪存银行有256K ×8 /
128K X16或X8 512K / 256K x16的CMOS SRAM存储器
银行在一个多芯片封装（ MCP ） 。这些设备是
采用SST专有的，高性能的制作
CMOS SuperFlash技术结合了分裂栅
单元设计和厚氧化层隧穿注入，以获得更好的
可靠性和可制造性与替代比较
的方法。该SST34HF1621 / 1641器件可理想用于
应用，如蜂窝电话， GPSS ，PDA和
在低功耗和小其他便携式电子设备
外形制度。
该SST34HF1621 / 1641采用了双闪存库
体系结构允许的并发操作
2闪速存储器区块和SRAM中。该设备可以
读无论从银行，而擦除或编程数据
操作是在对岸进展。这两个闪光
内存块被划分为4兆，12兆与
用于存储引导顶部或底部扇区保护方案
代码，程序代码，配置/参数数据，并
用户数据。
2001硅存储技术公司
S71172-05-000 10/01
523
1
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其
擦除和编程累积次数的增加
擦除/编程周期。该SST34HF1621 / 1641设备
提供了10,000次保证续航能力。数据
保留的额定功率为100年以上。凭借高性
formance字编程，闪存银行提供
14微秒的典型字编程时间。整个flash
记忆库可以被擦除和编程字逐
字通常为8秒的SST34HF1621 / 1641 ，
使用界面功能，如翻转位或数据＃当
投票指示完成程序操作。对
防止意外闪存写入时， SST34HF1621 /
1641器件包含片上硬件和软件数据
保护方案。
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
并行的SuperFlash和ComboMemory均为Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
16兆位并行的SuperFlash + 2/4兆位的SRAM ComboMemory
SST34HF1621 / SST34HF1641
数据表
闪存和SRAM作为两个独立的内存
银行与各银行的使能信号。内存
银行的选择是由两个银行的使能信号完成的。该
SRAM存储器使能信号， BES1 ＃和BES2 ，选择
SRAM银行。闪速存储器组使能信号， BEF ＃
必须与软件数据保护（ SDP ）的COM使用
控制擦除和编程命令时，顺序
操作在闪速存储器区块。存储器区块
被叠加在相同的存储器地址空间
他们有着共同的地址线，数据线， WE＃
和OE ＃这最大限度地降低功耗和面积。
总线争用被淘汰的设备将无法识别
nize银行既能够作为被同时激活。
设计，制造和测试应用程序的要求还
荷兰国际集团的低功耗和小尺寸，将SST34HF1621 /
1641顷提供在商业和扩展temper-
atures和小尺寸封装，以满足电路板空间
约束要求。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
银行1
读
写
写
无操作
写
无操作
2银行
写
读
无操作
写
无操作
写
SRAM
无操作
无操作
读
读
写
写
注意：
此表的目的，写入装置，以块擦除，扇区，
或芯片擦除，或字编程适用于
合适的银行。
Flash读操作
在SST34HF1621 / 1641的读操作
通过BEF ＃和OE ＃控制，既要低
该系统以获得从所述输出数据。 BEF ＃是
用于设备的选择。当BEF ＃为高时，
芯片被取消，只有待机功耗所配置
SUMED 。 OE＃为输出控制，用于栅极
从输出管脚的数据。数据总线是在高
阻抗状态时，无论BEF ＃或OE ＃为高电平。
请参阅进一步的读周期时序图
详细信息（图6）。
设备操作
该SST34HF1621 / 1641使用BES1 ＃ ， BES2和BEF ＃为
无论是闪存或SRAM存储器的控制操作
银行。当BEF ＃为低电平时，闪光灯银行为激活
读取，编程或擦除操作。当BES1 ＃为低电平，
和BES2高的SRAM是用于读取和激活
写操作。 BEF ＃和BES1 ＃不能在低的水平，
和BES2不能处于高电平的同时。如果所有的
银行的使能信号有效，总线争用会导致
并且设备可能遭受永久性损坏。所有地址，
数据和控制线由闪存和SRAM共享
记忆库，最大限度地减少功耗和
装载。该器件进入待机状态时， BEF ＃和
BES1 ＃银行能够提高到V
IHC
（逻辑高电平）或
当BEF ＃为高电平并且BES2低。
闪字编程操作
该SST34HF1621 / 1641顷编程在字逐
字的基础。项目运作之前，内存必须
首先擦除。在编程操作包括三个
步骤。第一步是为三字节序列载荷
软件数据保护。第二步骤是要加载字
地址和文字数据。在字编程操作
化，该地址被锁存，下降沿或者
BEF ＃或WE ＃ ，最后的为准。该数据被锁存
上的任一BEF ＃或WE ＃的上升沿，取
先发生。第三步是内部编程操作
这是在第4个WE＃上升沿启动或
BEF ＃ ，以先到为准。编程操作，一旦
开始，将在10微秒通常完成。参见图 -
URES 7,8 WE ＃和BEF ＃控制的程序操作
化时序图和图21的流程图。中
程序运行时，唯一有效的读操作是数据＃ Poll-
荷兰国际集团和切换位。在内部编程操作，
主机可以自由地执行其他任务。任何命令
内部编程操作期间发出的被忽略。
并行读/写操作
的SST34HF1621 / 1641装置的双行架构
允许并行读/写操作，从而在
用户可以从一个银行的同时读取编程或擦除的
其他银行。该操作时，可以使用该用户
需要读取系统代码在一家银行，同时更新
在其他银行的数据。图1所示为双行内存
组织。
2001硅存储技术公司
S71172-05-000 10/01 523
2
16兆位并行的SuperFlash + 2/4兆位的SRAM ComboMemory
SST34HF1621 / SST34HF1641
数据表
Flash扇区/块擦除操作
扇区/块擦除操作可以使系统
擦除设备上的一个扇区到扇区或块逐块
的基础。该SST34HF1621 / 1641既提供扇区擦除
和块擦除模式。扇区结构是基于
上的1 KWord的均一扇区大小。块擦除模式
是一种基于32K字的均匀的块大小。在扇区
通过执行一个6字节的COM启动擦除操作
与扇区擦除命令（ 30H ）和命令序列
扇区地址（ SA ）在最后一个总线周期。块擦除
通过执行一个6字节的命令开始运行
序列块擦除命令（ 50H ）和块
地址（BA ）在最后一个总线周期。扇区或块
地址被锁存的6个WE＃的下降沿
脉冲，而命令（ 30H或50H ）被锁存的
第六WE＃脉冲的上升沿。内部擦除
第六WE ＃脉冲后开始工作。见图12
13时序波形。期间发出的任何命令
在扇区擦除或块擦除操作将被忽略。
即有效数据可能会与DQ发生冲突
7
or
DQ
6
。为了防止杂散抑制，如果错误
结果时，软件程序应包括循环
读出的访问单元2 （2）倍。如果
两个读数都是有效的，则该设备已完成
写周期，否则拒绝是有效的。
就绪/忙＃ （ RY / BY ＃ ）
该SST34HF1621 / 1641包含一个就绪/忙＃ （ RY /
BY＃ ）输出信号。 RY / BY ＃正在积极拉低时
内部编程/擦除操作。 RY / BY的＃的状态
之后的第4个WE ＃ （或CE ＃ ）的上升沿有效脉冲
程序操作。对于扇区，块或银行擦除时，
之后第六个上升沿RY / BY ＃是有效的WE＃或（ CE ＃ ）
脉搏。 RY / BY ＃是漏极开路输出，可以让几个
设备并行地连接到V
DD
通过一个外部上拉
电阻器。就绪/忙＃是高阻抗，每当OE ＃
或CE ＃为高电平或RST ＃低。
FLASH芯片擦除操作
该SST34HF1621 / 1641提供了全片擦除操作，
它允许用户删除所有未受保护的行业/
块设置为“ 1 ”的状态。这是有用的，当设备必须
快速擦除。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列（ 10H ）
在最后一个字节序列地址5555H 。擦除
操作开始的6个WE＃上升沿或
BEF ＃ ，以先到为准。在擦除操作，
唯一有效的阅读是翻转位或数据＃查询。请参阅表
4，用于在指令序列中，图11为时序图，
和图24的流程图。任何命令发出很好地协同
荷兰国际集团的全片擦除操作将被忽略。
闪存数据＃投票（ DQ
7
)
当SST34HF1621 / 1641顷在内部编程
操作中，任何尝试读取DQ
7
将产生的COM
二进制补码的真实数据。一旦程序操作
完成后， DQ
7
将产生真正的数据。请注意，即使
虽然DQ
7
可有有效的数据紧随
在内部写操作完成后，将剩余的
数据输出仍然可能是无效的：在整个有效数据
数据总线将出现在后续读
1微秒的时间间隔后循环。在内部擦除操作
化，任何尝试读取DQ
7
会产生一个'0'。一旦
内部擦除操作完成后， DQ
7
会产生一个
'1'。数据＃投票（ DQ
7
）是经过上升沿有效
第四WE＃ （或BEF ＃ ）脉冲编程操作。为
以部门，块或片擦除，数据＃投票（ DQ
7
）是
之后的6个WE＃ （或BEF ＃）脉冲的上升沿有效。
在完成程序的运行，数据＃投票后
在DQ
7
保持活跃，该设备可能不会返回到
阅读模式约1微秒。参见图9为数据＃
投票（ DQ
7
）的时序图和图22为一个流程图。
Flash写操作状态检测
该SST34HF1621 / 1641提供了一个硬件和两个
软件方法来检测完成写的（亲
克或擦除）循环中，为了优化系统
写周期时间。硬件检测使用
就绪/忙＃ （ RY / BY ＃ ）引脚。该软件检测
包含两个状态位：数据＃查询（ DQ
7
）和切换
位（ DQ
6
） 。写操作结束检测模式已启用
后的WE ＃的上升沿，从而启动了内部
编程或擦除操作。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是就绪/忙＃ （ RY /
BY ＃ ） ，数据＃投票（ DQ
7
）或翻转位（ DQ
6
）读取可能
同时在写周期完成的。如果这
发生时，该系统可能得到一个错误的结果，
2001硅存储技术公司
闪光触发位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
会产生交变1秒
和为0，即，切换0. 1至当内部
编程或擦除操作完成后， DQ
6
位会
停止切换。在完成程序操作后，
DQ
6
将停止翻转约1微秒。该装置是
然后准备下一次操作。切换位（ DQ
6
）是
之后的第4个WE ＃ （或＃ BEF ）的上升沿有效脉冲
程序操作。对于扇区，块或片擦除时，
S71172-05-000 10/01 523
3
16兆位并行的SuperFlash + 2/4兆位的SRAM ComboMemory
SST34HF1621 / SST34HF1641
数据表
切换位（ DQ
6
）是后6个WE＃上升沿有效
（或BEF ＃）脉冲。参见图10翻转位时序dia-
克和图22的流程图。
在系统上电写操作，例如，或
掉电。任何擦除操作需要列入
6字节的序列。该SST34HF1621 / 1641顷运
与软件数据保护永久启用。
请参阅表4为特定的软件命令代码。能很好地协同
荷兰国际集团SDP命令序列，无效命令会中止
该器件T内阅读模式
RC 。
DQ的内容
15
-
DQ
8
是“不关心”过程中的任何SDP命令序列。
数据保护
该SST34HF1621 / 1641提供硬件
和软件功能来保护非易失性数据
意外写操作。
硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制写操作。这可以防止不经意
在上电或掉电ENT写道。
通用闪存接口（ CFI ）
该SST34HF1621 / 1641还包含CFI信息
来描述该装置的特性。为了
进入CFI查询模式，系统必须写三
字节序列，同时与软件ID进入命令
98H （ CFI查询命令）来解决555H中的最后一个字节
序列。一旦设备进入CFI查询模式下，
系统可以在表中给出的地址读出的CFI数据
5至7系统必须写入CFI退出命令
返回从CFI查询模式阅读模式。
硬件块保护
该SST34HF1621 / 1641提供了一个硬件模块保护
灰，用于保护最外层4 KWord的在较大
当WP ＃为低bank.The块保护。看
图1块保护的位置。
用户可以通过驱动WP ＃高禁用块保护
因此允许擦除或数据的程序进入保护
部门。 WP ＃之前，必须发出写高举
指挥和保持稳定，直到整个写入后
操作已完成。
产品标识
产品标识模式标识的设备上进行
在SST34HF1621 / 1641和制造商为SST。这
模式可以仅由软件操作来访问。该
硬件设备ID读操作，这通常用于
由程序员不能在此设备上被使用，因为
在多片上闪存和SRAM之间的共享线路
封装。因此，应用高电压的引脚上的
9
可能会损坏该设备。用户可以使用该软件
产品标识操作来识别部分（即，
使用的设备ID ）中使用多个制造商时
同一插座。有关详细信息，请参阅表3和表4的软
洁具操作，图14为软件ID进入和
请阅读ID进入的COM时序图和图23
命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST34HF1621
SST34HF1641
0001H
0001H
2761H
2761H
T1.2 523
硬件复位（ RST ＃ ）
在RST ＃引脚提供了复位的硬件方法
设备读取阵列的数据。当RST ＃引脚保持低电平
对于至少吨
RP ，
任何正在进行的操作将终止，而
返回到读取模式（参见图18） 。如果没有内部
编程/擦除操作过程中，一个最小周期
的t
RHR
后RST ＃之前需要一个有效的驱动为高电平
阅读可以发生（参见图17） 。
已中断的擦除操作必须是
该设备后，重新开始恢复正常工作模式
以确保数据的完整性。
数据
00BFH
0000H
软件数据保护（ SDP ）
该SST34HF1621 / 1641提供的JEDEC标准
对于所有数据修改软件数据保护方案
操作，即编程和擦除。任何编程操作
需要包含三字节序列。该
3字节装入序列用于启动程序
操作时，提供防止意外最佳的保护
2001硅存储技术公司
S71172-05-000 10/01 523
4
16兆位并行的SuperFlash + 2/4兆位的SRAM ComboMemory
SST34HF1621 / SST34HF1641
数据表
产品标识模式退出/
CFI模式退出
为了返回到标准的读模式中，软件
产品标识模式必须退出。出口是accom-
通过发出软件ID退出命令plished
序列，将设备返回到读取模式。
该命令也可以被用于将设备复位为
后因疏忽瞬态条件下阅读模式
显然导致设备运行异常，如：
不正确读出。请注意，该软件ID退出/
一个内部计划中CFI退出命令被忽略或
擦除操作。参见表4软件命令
码，图16为时序波形和图23的
流程图。
取消和器件进入待机状态。阅读和
写周期时间相等。控制信号瑞银＃
和LBS ＃提供访问上的数据字节，
下一个数据字节。见SRAM读表3和写入
操作数据字节的控制模式。
SRAM读
在SST34HF1621 / 1641的SRAM读操作
通过OE ＃和BES1 ＃控制的，既要低，
WE＃和BES2高的系统，以获得从所述数据
输出。 BES1 ＃和BES2用于SRAM的银行selec-
化。 OE＃为输出控制，并从用于门数据
的输出引脚。数据总线处于高阻抗状态
当OE ＃为高电平。请参见读周期时序图，
图3 ，了解更多详情。
SRAM操作
随着BES1 ＃低， BES2和BEF ＃高，
SST34HF162x操作为256K ×8或128K x16的CMOS
SRAM和所述SST34HF164x操作为512K ×8或
256K X16 CMOS SRAM ，具有完全静态操作要求还
荷兰国际集团无需外部时钟或定时选通。的首席信息官销
配置SRAM为x8或x16 SRAM操作
模式。该SST34HF162x SRAM被映射到
该装置的第一个256 K字节/ 128 KWord的地址空间，
和SST34HF164x SRAM被映射到所述第一
512 K字节/ 256 KWord的地址空间。当BES1 ＃ ，
BEF ＃高， BES2低，所有的存储都
SRAM写
在SST34HF1621 / 1641的SRAM写操作
由WE ＃和BES1 ＃控制的，既要低， BES2
必须要高，以便系统写入到SRAM中。中
字写操作，地址和数据REF-
所引用，以任BES1 ＃的上升沿， WE＃ ，或
落以先到为准BES2的边缘。写入时间
是从BES ＃ 1的最后一个下降沿测量或WE＃或
BES2的上升沿到的BES1 ＃的第一个上升沿，或者
WE＃或BES2的下降沿。参阅在写入周期
时序图，图4和图5中，为进一步的细节。
F
UNCTIONAL
B
LOCK
D
IAGRAM
AMS - A0
地址
缓冲器
超快闪记忆
（ BANK 1 ）
RST ＃
BEF ＃
WP ＃
SA
LBS ＃
瑞银（UBS） ＃
WE＃
OE ＃
BES1#
BES2
首席信息官
RY / BY ＃
超快闪记忆
（银行2 ）
控制
逻辑
I / O缓冲器
DQ15 - DQ8
DQ7 - DQ0
地址
缓冲器
AMS =最显著地址
2001硅存储技术公司
2兆或4兆
SRAM
523 ILL B1.1
S71172-05-000 10/01 523
5
QQ：2881677436 复制
