多用途闪存（ MPF） + SRAM ComboMemory
SST32HF202 / SST32HF402
SST32HF202 / 4022Mb闪存+的2Mb SRAM ， 4Mb的闪存+的2Mb SRAM （ X16 ） MCP ComboMemories
数据表
产品特点：
MPF + SRAM ComboMemory
- SST32HF202 ： 128K X16闪存+ 128K x16的SRAM
- SST32HF402 ： 256K X16闪存+ 128K x16的SRAM
单2.7-3.3V读写操作
并发操作
- 读取或写入SRAM时
擦除/编程闪存
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流：15 mA（典型值）的
Flash或SRAM读
- 待机电流： 20 μA （典型值）
灵活的擦除能力
- 统一2K字扇区
- 统一32K字块大小
快速读取访问时间：
- 闪光： 70和90纳秒
- SRAM ： 70和90纳秒
锁存地址和数据的闪存
闪存快速擦除和字编程：
- 扇区擦除时间： 18毫秒（典型值）
- 块擦除时间： 18毫秒（典型值）
- 芯片擦除时间： 70毫秒（典型值）
- 字编程时间： 14 μs（典型值）
- 芯片重写时间：
SST32HF202 ：2秒（典型值）
SST32HF402 ：4秒（典型值）
闪光灯自动擦除和编程定时
- 内部V
PP
GENERATION
Flash检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
符合闪存的引脚
封装
- 48球LFBGA （ 6× 8毫米）
- 无铅封装
产品说明
该SST32HF202 / 402 ComboMemory器件集成了
128K X16或X16 256K CMOS闪存银行与
在一个多芯片128K x16的CMOS SRAM中存储体
封装（ MCP ） ，采用SST专有的制造，高
性能SuperFlash技术。
拥有高性能的字编程，闪光
记忆银行提供的最大字编程时间
14微秒。整个闪存银行可擦除和
编程的字的字中通常为2秒
SST32HF202和4秒钟的SST32HF402 ，当
使用界面功能，如翻转位或数据＃查询
指示完成程序操作。为了保护
防止意外闪存写入时， SST32HF202 / 402
器件包含片上硬件和软件数据亲
tection方案。该SST32HF202 / 402器件提供了
保证续航能力达10000次。数据保存
额定功率大于100年。
该SST32HF202 / 402器件包含两个独立的
与各银行的银行内存使能信号。该
闪存和SRAM存储器组叠加的
相同的存储器地址空间。两个内存银行股
常见的地址线，数据线， WE＃和OE ＃ 。该
存储体的选择是由存储体进行启用
信号。 SRAM的银行能信号， BES ＃选择
2002硅存储技术公司
S71209-02-000 4/02
557
1
SRAM银行。闪存存储器组使能信号， BEF ＃
选择闪存存储器区块。 WE＃信号必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。在SDP命令
序列可保护存储在快闪存储器中的数据
意外改变银行。
该SST32HF202 / 402提供的附加功能
能够同时读取或写入到
SRAM存储器而在快闪擦除或编程
记忆库。 SRAM的存储器区块可以被读取或
写闪存时，银行执行以部门
擦除，银行擦除，或字编程兼任。所有
闪存擦除和编程操作将automati-
美云锁存输入地址和数据信号，并完成
该操作在后台无需进一步输入激励
要求。一旦内部控制擦除或亲
克周期闪光灯银行已经开始，该SRAM
银行可访问的读取或写入。
该SST32HF202 / 402器件适合于应用
两者都使用的快闪存储器和SRAM的存储器，用于存储
代码或数据。对于需要低功耗和小型系统
外形的SST32HF202 / 402设备显著
提高性能和可靠性，同时降低功耗
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
强积金及ComboMemory均为Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF202 / SST32HF402
数据表
食用时多芯片解决方案相比。
该SST32HF202 / 402在本质上使用更少的能源
擦除和程序比其他闪存技术。该
消耗的总能量是所施加电压的函数，
目前，和时间的应用。因为对于任何给定的电压
范围， SuperFlash技术使用更少的电流亲
克，并且具有擦除时间更短，总的能源消
SUMED任何擦除或编程操作时小于
其他闪存技术。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其
擦除和编程累积次数的增加
擦除/编程周期。
SRAM写
在SST32HF202 / 402的SRAM写操作
由WE ＃和＃ BES控制，既要低的
系统写入到SRAM中。在字写能操作
ATION ，地址和数据引用到上升
任BES ＃或WE ＃边沿，以先到为准。该
写入时间是从最后的下降沿测量到的第一
的BES ＃或WE ＃上升沿。参见图3和4的
写周期的时序图。
闪光操作
随着BEF ＃活动的， SST32HF202操作为128K X16
快闪存储器和SST32HF402操作为256K x16的
闪存。闪速存储器组正在使用的读
常见的地址线，数据线， WE＃和OE ＃ 。抹去
和编程操作都与JEDEC开始标
准SDP命令序列。地址和数据
在SDP的命令，并在间锁存
应受定时擦除和编程操作。
设备操作
该ComboMemory使用BES ＃和BEF ＃控制能操作
ATION无论是SRAM或闪存银行。当
BES ＃低， SRAM银行进行读取和激活
写操作。当BEF ＃为低时，闪光灯的银行被激
氧基团的读取，编程或擦除操作。 BES ＃和
BEF ＃不能在同一时间低的水平。如果BES ＃和
BEF ＃都置为低电平总线争用会
导致与该设备可能遭受永久性损坏。所有
地址，数据和控制线由SRAM银行共享
和闪光灯银行最大限度地减少功耗和
装载。该器件进入待机状态时，这两个银行
使高。
Flash读
在SST32HF202 / 402器件的读操作
通过BEF ＃和OE ＃控制。既要低，以
WE＃高，为系统获得的输出数据。
BEF ＃用于闪存的银行选择。当
BEF ＃和BES ＃都很高，无论是银行和取消
只有待机功耗。 OE＃为输出CON-
控制，并用于从所述门控输出引脚的数据。数据
总线处于高阻抗状态，当OE ＃为高电平。请参阅
图5为进一步的细节。
SRAM操作
与BES ＃低， BEF ＃高， SST32HF202 / 402
操作为128K x16的CMOS SRAM ，具有完全静态操作
化，无需外部时钟或定时选通。该
SST32HF202 / 402 SRAM被映射到所述第一128
KWord的地址空间。当BES ＃和BEF ＃高，
两个内存银行取消后，单片机进入
待机模式。读取和写入周期时间相等。该
控制信号瑞银＃和＃ LBS提供访问
上面的数据字节和低字节的数据。表3列出了SRAM
读写操作的数据字节控制模式。
闪存擦除/编程操作
SDP的命令用于启动闪光存储器区块
在SST32HF202 / 402的编程和擦除操作。
SDP的指令被加载到闪速存储器区块
采用标准的微处理器写序列。一个COM
命令是由WE＃置为低电平，同时保持BEF ＃装
低和OE ＃高。地址锁存在下降
WE＃或＃ BEF的边缘，无论最后发生。该数据是
锁存WE＃或BEF ＃的上升沿，取
先发生。
SRAM读
在SST32HF202 / 402的SRAM读操作
通过OE ＃和＃ BES控制，既要低，
WE＃高的系统，以获得从所述输出数据。
BES ＃用于SRAM银行的选择。 OE＃为输出
控制，并用于从所述门控输出引脚的数据。该
数据总线处于高阻抗状态，当OE ＃为高电平。看
图2为读周期时序图。
2002硅存储技术公司
闪字编程操作
在SST32HF202 / 402器件的闪存银行
程序上的字的字的基础。程序前
操作时，存储器必须擦除。该计划
操作包括三个步骤。第一步是在三
软件数据保护字节装入序列。该节
OND一步是装入字地址和文字数据。在
字编程操作时，地址锁存的
S71209-02-000 4/02
557
2
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF202 / SST32HF402
数据表
掉落的任何BEF ＃或WE ＃边沿，以先到为准最后。
该数据被锁存，或者BEF ＃的上升沿或
WE＃ ，以先到为准。第三步是在内部
这是以后的上升沿启动程序操作
第四WE＃或＃ BEF ，以先到为准。亲
克操作，一旦启动，将完成，在20
微秒。参见图6和图7为WE ＃和BEF ＃控制的亲
克操作时序图，图17为液流 -
图表。在编程操作期间，仅有的有效闪光
读操作是数据＃查询和翻转位。中
内部编程操作，主机可以自由地执行
其他任务。在加载任何SDP命令
内部编程操作将被忽略。
4，用于在指令序列，图9为时序图，
和图20的流程图。任何命令发出很好地协同
荷兰国际集团的全片擦除操作将被忽略。
写操作状态检测
该SST32HF202 / 402提供了两种软件方法来
检测完成后写（编程或擦除）周期，
为了优化系统写周期时间。该软
洁具的检测包括两个状态位：数据＃查询
（ DQ
7
），并触发位（ DQ
6
） 。写操作结束检测
模式之后的WE ＃的上升沿，这ini-启用
tiates内部编程或擦除操作。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃查询或
切换位读可以同时配合完成
的写周期。如果出现这种情况，系统可以有可能
获得一个错误的结果，即，有效数据可能会以CON组
flict有两种DQ
7
或者DQ
6.
为了防止杂散
排斥，如果错误的结果发生时，软件例程
应包括循环读取访问单元
附加的两（2）倍。如果两个读数是有效的，则
设备已完成写周期，否则rejec-
化是有效的。
Flash扇区/块擦除操作
闪存扇区/块擦除操作使系统
以擦除在一个扇区到扇区的装置（或块逐个
块）的基础。该SST32HF202 / 402报价既具有部门
擦除和块擦除模式。部门架构
基于对2K字均匀扇区大小。块擦除
模式是基于32K字的均一的块大小。该
通过执行一个6字节的启动扇区擦除操作
与扇区擦除命令的命令序列（ 30H ）
和扇区地址（ SA ）在最后一个总线周期。地址
线A
16
-A
11
为SST32HF202 ，和A
17
-A
11
为
SST32HF402 ，用于确定所述扇区的地址。
通过执行六发起的块擦除操作
用块擦除命令字节的命令序列
（ 50H ），并在最后一个总线周期块地址（ BA ） 。该
地址线A
16
-A
15
为SST32HF202 ，和A
17
-A
15
为
SST32HF402 ，用于确定该块的地址。
扇区或块地址被锁存的下降沿
第六WE ＃脉冲，而命令（ 30H或50H ）是
锁定第6个WE ＃脉冲的上升沿。该
第六WE ＃脉冲后内部擦除操作开始。
期终止擦除操作可通过确定
无论是数据＃查询或翻转位的方法。见图11
12时序波形。期间发出的任何命令
在扇区擦除或块擦除操作将被忽略。
闪存数据＃投票（ DQ
7
)
当SST32HF202 / 402闪存银行在
内部编程操作，任何尝试读取DQ
7
将产生的真实数据的补码。一旦
程序操作完成后， DQ
7
会产生真正的
数据。请注意，即使DQ
7
可有有效数据
立即完成内部写以下
操作时，剩余的数据输出仍然可能是无效的：
整个数据总线上的有效数据将出现在后续的
连续读周期， 1微秒的时间间隔后。中
内部擦除操作，任何尝试读取DQ
7
将亲
达斯一个'0'。一旦内部擦除操作完成时，
DQ
7
将产生一个'1'。该数据＃查询后有效
上涨的4个WE ＃边沿（或BEF ＃ ）脉冲计划
操作。对于扇区擦除或块擦除，数据＃查询
后6个WE＃ （或BEF ＃ ）脉冲的上升沿有效。
参见图8为数据＃查询时序图和图
18为一个流程图。
FLASH芯片擦除操作
该SST32HF202 / 402提供了全片擦除操作，
这允许用户将擦除整个存储器阵列，以
的“1”状态。此，当整个装置必须是有用
快速擦除。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列（ 10H ）
在最后一个字节序列地址5555H 。擦除
操作开始的6个WE＃上升沿或
CE＃ ，以先到为准。在擦除操作，
唯一有效的阅读是翻转位或数据＃查询。请参阅表
2002硅存储技术公司
闪光触发位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后，触发将
停止。闪速存储器区块然后准备进行下一次
操作。之后的上升沿触发位是有效的
第四WE＃ （或BEF ＃ ）脉冲编程操作。为
S71209-02-000 4/02
557
3
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF202 / SST32HF402
数据表
部门或银行擦除，切换位后上涨有效
第六WE＃ （或BEF ＃ ）脉冲的边缘。参见图9
翻转位时序图和图18的流程图。
该设备将忽略所有的SDP命令时擦除
或编程操作正在进行中。需要注意的是产品
识别命令使用SDP ;因此，这些的COM
指令都会还可以同时擦除或编程忽视
操作正在进行中。
Flash存储器数据保护
该SST32HF202 / 402闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
产品标识
产品标识模式标识的设备上进行
在SST32HF202 / 402和制造商为SST。
这
模式可以仅由软件操作来访问。
硬件设备ID读操作，这是典型
用程序员美云，不能在此使用
因为闪存之间的共享线路的设备
的SRAM中的多芯片封装。因此，应用程序
高压重刑引脚上的
9
可能会损坏该设备。
用户可以使用该软件产品标识操作
化时，使用来识别部分（即，使用设备ID ）
多个制造商在同一个插座上。有关详细信息，请参阅
表3和4对软件的操作，图13为
软件ID进入和读取时序图，图19
为ID输入命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST32HF202
SST32HF402
0001H
0001H
2789H
2780H
T1.1 557
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
闪存软件数据保护（ SDP ）
该SST32HF202 / 402提供了JEDEC核准软
所有闪存银行洁具的数据保护方案
数据修改操作，即编程和擦除。任何
程序运行需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST32HF202 / 402设备附带的软件
数据保护永久启用。请参阅表4为
具体的软件命令代码。在SDP命令
序，无效的SDP命令将中止设备
读模式，在读周期时间（T
RC
).
数据
00BFH
0000H
产品标识模式退出/复位
为了返回到标准的读模式中，软件
产品标识模式必须退出。退出是
通过发出退出ID命令序列来完成，
返回该设备的读操作。请
注意，软件复位命令是在一个被忽略
内部编程或擦除操作。参见表4软
洁具命令代码，图14为时序波形和
图19为一个流程图。
并发的读写操作
该SST32HF202 / 402提供的是独特的好处
能够读取或写入到SRAM中，同时
擦除或编程的Flash 。这允许数据替代方案
ATION代码被从SRAM中执行的，而改变
在Flash中的数据。下表列出了所有有效的状态。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
例如，小于1厘米的距离从V
DD
的销
装置。此外，低频4.7 μF的电解
从V电容器
DD
到V
SS
应放置在1cm以内的
在V
DD
引脚。
2002硅存储技术公司
S71209-02-000 4/02
557
4
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF202 / SST32HF402
数据表
F
UNCTIONAL
B
LOCK
D
IAGRAM
地址缓冲器
SRAM
AMS-A0
瑞银（UBS） ＃
LBS ＃
BES ＃
BEF ＃
OE ＃
WE＃
控制逻辑
I / O缓冲器
DQ15 - DQ8
DQ7 - DQ0
地址缓冲器
&门锁
超快闪
内存
557 ILL B1.0
TOP VIEW （球朝下）
TOP VIEW （球朝下）
SST32HF202
SST32HF402
6
5
4
3
2
1
A13
A9
WE＃
BES ＃
A7
A3
A12
A8
NC
NC
NC
A4
A14
A10
LBS ＃
NC
A6
A2
A15
A11
NC
NC
A5
A1
A16 USB ＃ DQ15 VSS
DQ7 DQ14 DQ13 DQ6
DQ5 DQ12 VDD DQ4
557 48 - LFBGA L3K P1a.1
6
5
4
A13
A9
WE＃
A12
A8
NC
NC
A17
A4
A14
A10
LBS ＃
NC
A6
A2
A15
A11
NC
NC
A5
A1
A16 USB ＃ DQ15 VSS
DQ7 DQ14 DQ13 DQ6
DQ5 DQ12 VDD DQ4
DQ2 DQ10 DQ11 DQ3
DQ0 DQ8 DQ9 DQ1
A0
BEF ＃ OE ＃ VSS
557 48 - LFBGA L3K P1b.1
DQ2 DQ10 DQ11 DQ3
DQ0 DQ8 DQ9 DQ1
A0
BEF ＃ OE ＃ VSS
3
BES ＃
2
A7
1
A3
A
B
C
D
E
F
G
H
A
B
C
D
E
F
G
H
图1 ：P
IN
A
SSIGNMENTS FOR
48-
球
LFBGA
2002硅存储技术公司
S71209-02-000 4/02
557
5
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
SST32HF201 / 401分之202 / 4022Mb闪存+ 1Mb的SRAM ，闪存的2Mb +的2Mb SRAM ，
4MB闪存+ 1Mb的SRAM ， 4Mb的闪存+的2Mb SRAM （ X16 ） MCP ComboMemories
初步规格
产品特点：
MPF + SRAM ComboMemory
- SST32HF201 ： 128K X16闪存+ 64K SRAM X16
- SST32HF202 ： 128K X16闪存+ 128K x16的SRAM
- SST32HF401 ： 256K X16闪存+ 64K SRAM X16
- SST32HF402 ： 256K X16闪存+ 128K x16的SRAM
单2.7-3.3V读写操作
并发操作
- 读取或写入SRAM时
擦除/编程闪存
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流：15 mA（典型值）的
Flash或SRAM读
- 待机电流： 20 μA （典型值）
灵活的擦除能力
- 统一2K字扇区
- 统一32K字块大小
快速读取访问时间：
- 闪光： 70和90纳秒
- SRAM ： 70和90纳秒
锁存地址和数据的闪存
闪存快速擦除和字编程：
- 扇区擦除时间： 18毫秒（典型值）
- 块擦除时间： 18毫秒（典型值）
- 芯片擦除时间： 70毫秒（典型值）
- 字编程时间： 14 μs（典型值）
- 芯片重写时间：
SST32HF201 / 202 ：2秒（典型值）
SST32HF401 / 402 ：4秒（典型值）
闪光灯自动擦除和编程定时
- 内部V
PP
GENERATION
Flash检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
符合闪存的引脚
封装
- 48球LFBGA （ 6× 8毫米）
产品说明
该SST32HF20x / 40X ComboMemory器件集成了
128K X16或X16 256K CMOS闪存银行与
64K X16或X16 128K CMOS SRAM存储器组
多芯片封装（ MCP ） ，与SST的亲制造
专有的，高性能的超快闪技术。
拥有高性能的字编程，闪光
记忆银行提供的最大字编程时间
14微秒。整个闪存银行可擦除和
编程的字的字中通常为2秒
SST32HF201 / 202和4秒钟的SST32HF401 /
402 ，使用界面功能，如切换位时，或
数据＃投票指示完成程序的操作
化。为了防止意外闪存写入时，
SST32HF20x / 40X器件包含片上硬件和
软件数据保护schemes.The SST32HF20x / 40倍
器件提供10,000个周期的保证续航能力。
数据保留的额定功率为100年以上。
该SST32HF20x / 40X器件由两个独立的
与各银行的银行内存使能信号。该
闪存和SRAM存储器组叠加的
相同的存储器地址空间。两个内存银行股
常见的地址线，数据线， WE＃和OE ＃ 。该
存储体的选择是由存储体进行启用
信号。 SRAM的银行能信号， BES ＃选择
2001硅存储技术公司
S71209-00-000 9/01
557
1
SRAM银行。闪存存储器组使能信号， BEF ＃
选择闪存存储器区块。 WE＃信号必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。在SDP命令
序列可保护存储在快闪存储器中的数据
意外改变银行。
该SST32HF20x / 40X提供的附加功能
能够同时读取或写入到
SRAM存储器而在快闪擦除或编程
记忆库。 SRAM的存储器区块可以被读取或
写闪存时，银行执行以部门
擦除，银行擦除，或字编程兼任。所有
闪存擦除和编程操作将automati-
美云锁存输入地址和数据信号，并完成
该操作在后台无需进一步输入激励
要求。一旦内部控制擦除或亲
克周期闪光灯银行已经开始，该SRAM
银行可访问的读取或写入。
该SST32HF20x / 40倍的设备适合于应用
两者都使用的快闪存储器和SRAM的存储器，用于存储
代码或数据。对于需要低功耗和小型系统
外形的SST32HF20x / 40X器件显著
提高性能和可靠性，同时降低功耗
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
强积金及ComboMemory均为Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
食用时多芯片解决方案相比。
该SST32HF20x / 40倍期间，本能地使用更少的能源
擦除和程序比其他闪存技术。该
消耗的总能量是所施加电压的函数，
目前，和时间的应用。因为对于任何给定的电压
范围， SuperFlash技术使用更少的电流亲
克，并且具有擦除时间更短，总的能源消
SUMED任何擦除或编程操作时小于
其他闪存技术。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其
擦除和编程累积次数的增加
擦除/编程周期。
控制，并用于从所述门控输出引脚的数据。该
数据总线处于高阻抗状态，当OE ＃为高电平。看
图2为读周期时序图。
SRAM写
在SST32HF20x / 40X的SRAM写操作
由WE ＃和＃ BES控制，既要低的
系统写入到SRAM中。在字写能操作
ATION ，地址和数据引用到上升
任BES ＃或WE ＃边沿，以先到为准。该
写入时间是从最后的下降沿测量到的第一
的BES ＃或WE ＃上升沿。参见图3和4的
写周期的时序图。
闪光操作
随着BEF ＃活动的， SST32HF201 / 202操作为128K
x16的闪速存储器和SST32HF401 / 402操作为
256K x16的闪速存储器。闪速存储器区块被读
使用公共地址线，数据线， WE＃和
OE ＃ 。擦除和编程操作都与启动
JEDEC标准的SDP命令序列。地址
数据中的SDP的命令和在被锁存
内部定时擦除和编程操作。
设备操作
该ComboMemory使用BES ＃和BEF ＃控制能操作
ATION无论是SRAM或闪存银行。当
BES ＃低， SRAM银行进行读取和激活
写操作。当BEF ＃为低时，闪光灯的银行被激
氧基团的读取，编程或擦除操作。 BES ＃和
BEF ＃不能在同一时间低的水平。如果BES ＃和
BEF ＃都置为低电平总线争用会
导致与该设备可能遭受永久性损坏。所有
地址，数据和控制线由SRAM银行共享
和闪光灯银行最大限度地减少功耗和
装载。该器件进入待机状态时，这两个银行
使高。
Flash读
在SST32HF20x / 40X器件的读操作
通过BEF ＃和OE ＃控制。既要低，以
WE＃高，为系统获得的输出数据。
BEF ＃用于闪存的银行选择。当
BEF ＃和BES ＃都很高，无论是银行和取消
只有待机功耗。 OE＃为输出CON-
控制，并用于从所述门控输出引脚的数据。数据
总线处于高阻抗状态，当OE ＃为高电平。请参阅
图5为进一步的细节。
SRAM操作
与BES ＃低， BEF ＃高， SST32HF201 / 401
操作为64K x16的CMOS SRAM和SST32HF202 /
402操作为128K x16的CMOS SRAM ，具有完全静态
操作无需外部时钟或定时选通。
该SST32HF201 / 401 SRAM被映射到第一个64
该装置的KWord的地址空间，并且所述
SST32HF202 / 402 SRAM被映射到所述第一128
KWord的地址空间。当BES ＃和BEF ＃高，
两个内存银行取消后，单片机进入
待机模式。读取和写入周期时间相等。该
控制信号瑞银＃和＃ LBS提供访问
上面的数据字节和低字节的数据。表3列出了SRAM
读写操作的数据字节控制模式。
闪存擦除/编程操作
SDP的命令用于启动闪光存储器区块
在SST32HF20x / 40X的编程和擦除操作。
SDP的指令被加载到闪速存储器区块
采用标准的微处理器写序列。一个COM
命令是由WE＃置为低电平，同时保持BEF ＃装
低和OE ＃高。地址锁存在下降
WE＃或＃ BEF的边缘，无论最后发生。该数据是
锁存WE＃或BEF ＃的上升沿，取
先发生。
SRAM读
在SST32HF20x / 40X的SRAM读操作
通过OE ＃和＃ BES控制，既要低，
WE＃高的系统，以获得从所述输出数据。
BES ＃用于SRAM银行的选择。 OE＃为输出
2001硅存储技术公司
闪字编程操作
在SST32HF20x / 40X器件的闪存银行
程序上的字的字的基础。程序前
操作时，存储器必须擦除。该计划
S71209-00-000 9/01
557
2
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
操作包括三个步骤。第一步是在三
软件数据保护字节装入序列。该节
OND一步是装入字地址和文字数据。在
字编程操作时，地址锁存的
掉落的任何BEF ＃或WE ＃边沿，以先到为准最后。
该数据被锁存，或者BEF ＃的上升沿或
WE＃ ，以先到为准。第三步是在内部
这是以后的上升沿启动程序操作
第四WE＃或＃ BEF ，以先到为准。亲
克操作，一旦启动，将完成，在20
微秒。参见图6和图7为WE ＃和BEF ＃控制的亲
克操作时序图，图17为液流 -
图表。在编程操作期间，仅有的有效闪光
读操作是数据＃查询和翻转位。中
内部编程操作，主机可以自由地执行
其他任务。在加载任何SDP命令
内部编程操作将被忽略。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列（ 10H ）
在最后一个字节序列地址5555H 。擦除
操作开始的6个WE＃上升沿或
CE＃ ，以先到为准。在擦除操作，
唯一有效的阅读是翻转位或数据＃查询。请参阅表
4，用于在指令序列，图9为时序图，
和图20的流程图。任何命令发出很好地协同
荷兰国际集团的全片擦除操作将被忽略。
写操作状态检测
该SST32HF20x / 40X提供了两种软件方法来
检测完成后写（编程或擦除）周期，
为了优化系统写周期时间。该软
洁具的检测包括两个状态位：数据＃查询
（ DQ
7
），并触发位（ DQ
6
） 。写操作结束检测
模式之后的WE ＃的上升沿，这ini-启用
tiates内部编程或擦除操作。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃查询或
切换位读可以同时配合完成
的写周期。如果出现这种情况，系统可以有可能
获得一个错误的结果，即，有效数据可能会以CON组
flict有两种DQ
7
或者DQ
6.
为了防止杂散
排斥，如果错误的结果发生时，软件例程
应包括循环读取访问单元
附加的两（2）倍。如果两个读数是有效的，则
设备已完成写周期，否则rejec-
化是有效的。
Flash扇区/块擦除操作
闪存扇区/块擦除操作使系统
以擦除在一个扇区到扇区的装置（或块逐个
块）的基础。该SST32HF20x / 40X报价既具有部门
擦除和块擦除模式。部门架构
基于对2K字均匀扇区大小。块擦除
模式是基于32K字的均一的块大小。该
通过执行一个6字节的启动扇区擦除操作
与扇区擦除命令的命令序列（ 30H ）
和扇区地址（ SA ）在最后一个总线周期。地址
线A
16
-A
11
为SST32HF201 / 202和A
17
-A
11
为
SST32HF401 / 402 ，用于确定该扇区
地址。由execut-发起的块擦除操作
荷兰国际集团与块擦除的COM一个6字节的命令序列
命令（ 50H ）和块地址（ BA ）在最后一个总线周期。
地址线A
16
-A
15
为SST32HF201 / 202和A
17
-
A
15
为SST32HF401 / 402 ，用于确定该块
地址。扇区或块地址被锁存在下降沿继续
荷兰国际集团的6个WE＃脉冲的边缘，而命令（ 30H
或50H ）被锁存的6个WE＃上升沿
脉搏。内部擦除操作开始后第六
WE＃脉冲。期终止擦除操作，可以决定
通过数据＃查询或翻转位的方法开采。
对于时序波形见图11和12 。所有的COM
在扇区擦除或块擦除操作期间发出mands
将被忽略。
闪存数据＃投票（ DQ
7
)
当SST32HF20x / 40X闪存银行在
内部编程操作，任何尝试读取DQ
7
将产生的真实数据的补码。一旦
程序操作完成后， DQ
7
会产生真正的
数据。请注意，即使DQ
7
可有有效数据
立即完成内部写以下
操作时，剩余的数据输出仍然可能是无效的：
整个数据总线上的有效数据将出现在后续的
连续读周期， 1微秒的时间间隔后。中
内部擦除操作，任何尝试读取DQ
7
将亲
达斯一个'0'。一旦内部擦除操作完成时，
DQ
7
将产生一个'1'。该数据＃查询后有效
上涨的4个WE ＃边沿（或BEF ＃ ）脉冲计划
操作。对于扇区擦除或块擦除，数据＃查询
后6个WE＃ （或BEF ＃ ）脉冲的上升沿有效。
参见图8为数据＃查询时序图和图
18为一个流程图。
FLASH芯片擦除操作
该SST32HF20x / 40X提供了全片擦除操作，
这允许用户将擦除整个存储器阵列，以
的“1”状态。此，当整个装置必须是有用
快速擦除。
2001硅存储技术公司
S71209-00-000 9/01
557
3
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
闪光触发位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后，触发将
停止。闪速存储器区块然后准备进行下一次
操作。之后的上升沿触发位是有效的
第四WE＃ （或BEF ＃ ）脉冲编程操作。为
部门或银行擦除，切换位后上涨有效
第六WE＃ （或BEF ＃ ）脉冲的边缘。参见图9
翻转位时序图和图18的流程图。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
该设备将忽略所有的SDP命令时擦除
或编程操作正在进行中。需要注意的是产品
识别命令使用SDP ;因此，这些的COM
指令都会还可以同时擦除或编程忽视
操作正在进行中。
Flash存储器数据保护
该SST32HF20x / 40X闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
产品标识
产品标识模式标识的设备上进行
在SST32HF20x / 40X和制造商为SST。
这
模式可以仅由软件操作来访问。
硬件设备ID读操作，这是典型
用程序员美云，不能在此使用
因为闪存之间的共享线路的设备
的SRAM中的多芯片封装。因此，应用程序
高压重刑引脚上的
9
可能会损坏该设备。
用户可以使用该软件产品标识操作
化时，使用来识别部分（即，使用设备ID ）
多个制造商在同一个插座上。有关详细信息，请参阅
表3和4对软件的操作，图13为
软件ID进入和读取时序图，图19
为ID输入命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST32HF201/202
SST32HF401/402
0001H
0001H
2789H
2780H
T1.0 557
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
闪存软件数据保护（ SDP ）
该SST32HF20x / 40X提供了JEDEC核准软
所有闪存银行洁具的数据保护方案
数据修改操作，即编程和擦除。任何
程序运行需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST32HF20x / 40X设备附带的软件
数据保护永久启用。请参阅表4为
具体的软件命令代码。在SDP命令
序，无效的SDP命令将中止设备
读模式，在读周期时间（T
RC
).
数据
00BFH
0000H
产品标识模式退出/复位
为了返回到标准的读模式中，软件
产品标识模式必须退出。退出是
通过发出退出ID命令序列来完成，
返回该设备的读操作。请
注意，软件复位命令是在一个被忽略
内部编程或擦除操作。参见表4软
洁具命令代码，图14为时序波形和
图19为一个流程图。
并发的读写操作
该SST32HF20x / 40X提供的是独特的好处
能够读取或写入到SRAM中，同时
擦除或编程的Flash 。这允许数据替代方案
ATION代码被从SRAM中执行的，而改变
在Flash中的数据。下表列出了所有有效的状态。
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
例如，小于1厘米的距离从V
DD
的销
2001硅存储技术公司
S71209-00-000 9/01
557
4
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
装置。此外，低频4.7 μF的电解
从V电容器
DD
到V
SS
应放置在1cm以内的
在V
DD
引脚。
F
UNCTIONAL
B
LOCK
D
IAGRAM
地址缓冲器
SRAM
AMS-A0
瑞银（UBS） ＃
LBS ＃
BES ＃
BEF ＃
OE ＃
WE＃
控制逻辑
I / O缓冲器
DQ15 - DQ8
DQ7 - DQ0
地址缓冲器
&门锁
超快闪
内存
557 ILL B1.0
TOP VIEW （球朝下）
TOP VIEW （球朝下）
SST32HF201/202
SST32HF401/402
6
5
4
3
2
1
A13
A9
WE＃
BES ＃
A7
A3
A12
A8
NC
NC
NC
A4
A14
A10
LBS ＃
NC
A6
A2
A15
A11
NC
NC
A5
A1
A16 USB ＃ DQ15 VSS
DQ7 DQ14 DQ13 DQ6
DQ5 DQ12 VDD DQ4
DQ2 DQ10 DQ11 DQ3
557 ILL F01a.0
6
5
4
A13
A9
WE＃
A12
A8
NC
NC
A17
A4
A14
A10
LBS ＃
NC
A6
A2
A15
A11
NC
NC
A5
A1
A16 USB ＃ DQ15 VSS
DQ7 DQ14 DQ13 DQ6
DQ5 DQ12 VDD DQ4
DQ2 DQ10 DQ11 DQ3
DQ0 DQ8 DQ9 DQ1
A0
BEF ＃ OE ＃ VSS
557 ILL F01b.0
3
BES ＃
DQ0 DQ8 DQ9 DQ1
A0
BEF ＃ OE ＃ VSS
2
A7
1
A3
A
B
C
D
E
F
G
H
A
B
C
D
E
F
G
H
图1 ：P
IN
A
SSIGNMENTS FOR
48-
球
LFBGA
2001硅存储技术公司
S71209-00-000 9/01
557
5
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
SST32HF201 / 401分之202 / 4022Mb闪存+ 1Mb的SRAM ，闪存的2Mb +的2Mb SRAM ，
4MB闪存+ 1Mb的SRAM ， 4Mb的闪存+的2Mb SRAM （ X16 ） MCP ComboMemories
初步规格
产品特点：
MPF + SRAM ComboMemory
- SST32HF201 ： 128K X16闪存+ 64K SRAM X16
- SST32HF202 ： 128K X16闪存+ 128K x16的SRAM
- SST32HF401 ： 256K X16闪存+ 64K SRAM X16
- SST32HF402 ： 256K X16闪存+ 128K x16的SRAM
单2.7-3.3V读写操作
并发操作
- 读取或写入SRAM时
擦除/编程闪存
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗：
- 工作电流：15 mA（典型值）的
Flash或SRAM读
- 待机电流： 20 μA （典型值）
灵活的擦除能力
- 统一2K字扇区
- 统一32K字块大小
快速读取访问时间：
- 闪光： 70和90纳秒
- SRAM ： 70和90纳秒
锁存地址和数据的闪存
闪存快速擦除和字编程：
- 扇区擦除时间： 18毫秒（典型值）
- 块擦除时间： 18毫秒（典型值）
- 芯片擦除时间： 70毫秒（典型值）
- 字编程时间： 14 μs（典型值）
- 芯片重写时间：
SST32HF201 / 202 ：2秒（典型值）
SST32HF401 / 402 ：4秒（典型值）
闪光灯自动擦除和编程定时
- 内部V
PP
GENERATION
Flash检测写操作结束的
- 触发位
- 数据＃投票
CMOS I / O兼容性
JEDEC标准命令集
符合闪存的引脚
封装
- 48球LFBGA （ 6× 8毫米）
产品说明
该SST32HF20x / 40X ComboMemory器件集成了
128K X16或X16 256K CMOS闪存银行与
64K X16或X16 128K CMOS SRAM存储器组
多芯片封装（ MCP ） ，与SST的亲制造
专有的，高性能的超快闪技术。
拥有高性能的字编程，闪光
记忆银行提供的最大字编程时间
14微秒。整个闪存银行可擦除和
编程的字的字中通常为2秒
SST32HF201 / 202和4秒钟的SST32HF401 /
402 ，使用界面功能，如切换位时，或
数据＃投票指示完成程序的操作
化。为了防止意外闪存写入时，
SST32HF20x / 40X器件包含片上硬件和
软件数据保护schemes.The SST32HF20x / 40倍
器件提供10,000个周期的保证续航能力。
数据保留的额定功率为100年以上。
该SST32HF20x / 40X器件由两个独立的
与各银行的银行内存使能信号。该
闪存和SRAM存储器组叠加的
相同的存储器地址空间。两个内存银行股
常见的地址线，数据线， WE＃和OE ＃ 。该
存储体的选择是由存储体进行启用
信号。 SRAM的银行能信号， BES ＃选择
2001硅存储技术公司
S71209-00-000 9/01
557
1
SRAM银行。闪存存储器组使能信号， BEF ＃
选择闪存存储器区块。 WE＃信号必须
与软件数据保护（ SDP ）命令中使用
顺序控制擦除和编程操作时，
系统蒸发散在闪速存储器区块。在SDP命令
序列可保护存储在快闪存储器中的数据
意外改变银行。
该SST32HF20x / 40X提供的附加功能
能够同时读取或写入到
SRAM存储器而在快闪擦除或编程
记忆库。 SRAM的存储器区块可以被读取或
写闪存时，银行执行以部门
擦除，银行擦除，或字编程兼任。所有
闪存擦除和编程操作将automati-
美云锁存输入地址和数据信号，并完成
该操作在后台无需进一步输入激励
要求。一旦内部控制擦除或亲
克周期闪光灯银行已经开始，该SRAM
银行可访问的读取或写入。
该SST32HF20x / 40倍的设备适合于应用
两者都使用的快闪存储器和SRAM的存储器，用于存储
代码或数据。对于需要低功耗和小型系统
外形的SST32HF20x / 40X器件显著
提高性能和可靠性，同时降低功耗
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
强积金及ComboMemory均为Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
食用时多芯片解决方案相比。
该SST32HF20x / 40倍期间，本能地使用更少的能源
擦除和程序比其他闪存技术。该
消耗的总能量是所施加电压的函数，
目前，和时间的应用。因为对于任何给定的电压
范围， SuperFlash技术使用更少的电流亲
克，并且具有擦除时间更短，总的能源消
SUMED任何擦除或编程操作时小于
其他闪存技术。
SuperFlash技术提供固定的擦除和亲
克倍，独立擦除的数量/程序
已经发生的周期。因此，系统软件
或硬件没有被修改或降额，是
必要时与其他闪存技术，其
擦除和编程累积次数的增加
擦除/编程周期。
控制，并用于从所述门控输出引脚的数据。该
数据总线处于高阻抗状态，当OE ＃为高电平。看
图2为读周期时序图。
SRAM写
在SST32HF20x / 40X的SRAM写操作
由WE ＃和＃ BES控制，既要低的
系统写入到SRAM中。在字写能操作
ATION ，地址和数据引用到上升
任BES ＃或WE ＃边沿，以先到为准。该
写入时间是从最后的下降沿测量到的第一
的BES ＃或WE ＃上升沿。参见图3和4的
写周期的时序图。
闪光操作
随着BEF ＃活动的， SST32HF201 / 202操作为128K
x16的闪速存储器和SST32HF401 / 402操作为
256K x16的闪速存储器。闪速存储器区块被读
使用公共地址线，数据线， WE＃和
OE ＃ 。擦除和编程操作都与启动
JEDEC标准的SDP命令序列。地址
数据中的SDP的命令和在被锁存
内部定时擦除和编程操作。
设备操作
该ComboMemory使用BES ＃和BEF ＃控制能操作
ATION无论是SRAM或闪存银行。当
BES ＃低， SRAM银行进行读取和激活
写操作。当BEF ＃为低时，闪光灯的银行被激
氧基团的读取，编程或擦除操作。 BES ＃和
BEF ＃不能在同一时间低的水平。如果BES ＃和
BEF ＃都置为低电平总线争用会
导致与该设备可能遭受永久性损坏。所有
地址，数据和控制线由SRAM银行共享
和闪光灯银行最大限度地减少功耗和
装载。该器件进入待机状态时，这两个银行
使高。
Flash读
在SST32HF20x / 40X器件的读操作
通过BEF ＃和OE ＃控制。既要低，以
WE＃高，为系统获得的输出数据。
BEF ＃用于闪存的银行选择。当
BEF ＃和BES ＃都很高，无论是银行和取消
只有待机功耗。 OE＃为输出CON-
控制，并用于从所述门控输出引脚的数据。数据
总线处于高阻抗状态，当OE ＃为高电平。请参阅
图5为进一步的细节。
SRAM操作
与BES ＃低， BEF ＃高， SST32HF201 / 401
操作为64K x16的CMOS SRAM和SST32HF202 /
402操作为128K x16的CMOS SRAM ，具有完全静态
操作无需外部时钟或定时选通。
该SST32HF201 / 401 SRAM被映射到第一个64
该装置的KWord的地址空间，并且所述
SST32HF202 / 402 SRAM被映射到所述第一128
KWord的地址空间。当BES ＃和BEF ＃高，
两个内存银行取消后，单片机进入
待机模式。读取和写入周期时间相等。该
控制信号瑞银＃和＃ LBS提供访问
上面的数据字节和低字节的数据。表3列出了SRAM
读写操作的数据字节控制模式。
闪存擦除/编程操作
SDP的命令用于启动闪光存储器区块
在SST32HF20x / 40X的编程和擦除操作。
SDP的指令被加载到闪速存储器区块
采用标准的微处理器写序列。一个COM
命令是由WE＃置为低电平，同时保持BEF ＃装
低和OE ＃高。地址锁存在下降
WE＃或＃ BEF的边缘，无论最后发生。该数据是
锁存WE＃或BEF ＃的上升沿，取
先发生。
SRAM读
在SST32HF20x / 40X的SRAM读操作
通过OE ＃和＃ BES控制，既要低，
WE＃高的系统，以获得从所述输出数据。
BES ＃用于SRAM银行的选择。 OE＃为输出
2001硅存储技术公司
闪字编程操作
在SST32HF20x / 40X器件的闪存银行
程序上的字的字的基础。程序前
操作时，存储器必须擦除。该计划
S71209-00-000 9/01
557
2
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
操作包括三个步骤。第一步是在三
软件数据保护字节装入序列。该节
OND一步是装入字地址和文字数据。在
字编程操作时，地址锁存的
掉落的任何BEF ＃或WE ＃边沿，以先到为准最后。
该数据被锁存，或者BEF ＃的上升沿或
WE＃ ，以先到为准。第三步是在内部
这是以后的上升沿启动程序操作
第四WE＃或＃ BEF ，以先到为准。亲
克操作，一旦启动，将完成，在20
微秒。参见图6和图7为WE ＃和BEF ＃控制的亲
克操作时序图，图17为液流 -
图表。在编程操作期间，仅有的有效闪光
读操作是数据＃查询和翻转位。中
内部编程操作，主机可以自由地执行
其他任务。在加载任何SDP命令
内部编程操作将被忽略。
通过执行六发起的芯片擦除操作
与芯片擦除命令字节的命令序列（ 10H ）
在最后一个字节序列地址5555H 。擦除
操作开始的6个WE＃上升沿或
CE＃ ，以先到为准。在擦除操作，
唯一有效的阅读是翻转位或数据＃查询。请参阅表
4，用于在指令序列，图9为时序图，
和图20的流程图。任何命令发出很好地协同
荷兰国际集团的全片擦除操作将被忽略。
写操作状态检测
该SST32HF20x / 40X提供了两种软件方法来
检测完成后写（编程或擦除）周期，
为了优化系统写周期时间。该软
洁具的检测包括两个状态位：数据＃查询
（ DQ
7
），并触发位（ DQ
6
） 。写操作结束检测
模式之后的WE ＃的上升沿，这ini-启用
tiates内部编程或擦除操作。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃查询或
切换位读可以同时配合完成
的写周期。如果出现这种情况，系统可以有可能
获得一个错误的结果，即，有效数据可能会以CON组
flict有两种DQ
7
或者DQ
6.
为了防止杂散
排斥，如果错误的结果发生时，软件例程
应包括循环读取访问单元
附加的两（2）倍。如果两个读数是有效的，则
设备已完成写周期，否则rejec-
化是有效的。
Flash扇区/块擦除操作
闪存扇区/块擦除操作使系统
以擦除在一个扇区到扇区的装置（或块逐个
块）的基础。该SST32HF20x / 40X报价既具有部门
擦除和块擦除模式。部门架构
基于对2K字均匀扇区大小。块擦除
模式是基于32K字的均一的块大小。该
通过执行一个6字节的启动扇区擦除操作
与扇区擦除命令的命令序列（ 30H ）
和扇区地址（ SA ）在最后一个总线周期。地址
线A
16
-A
11
为SST32HF201 / 202和A
17
-A
11
为
SST32HF401 / 402 ，用于确定该扇区
地址。由execut-发起的块擦除操作
荷兰国际集团与块擦除的COM一个6字节的命令序列
命令（ 50H ）和块地址（ BA ）在最后一个总线周期。
地址线A
16
-A
15
为SST32HF201 / 202和A
17
-
A
15
为SST32HF401 / 402 ，用于确定该块
地址。扇区或块地址被锁存在下降沿继续
荷兰国际集团的6个WE＃脉冲的边缘，而命令（ 30H
或50H ）被锁存的6个WE＃上升沿
脉搏。内部擦除操作开始后第六
WE＃脉冲。期终止擦除操作，可以决定
通过数据＃查询或翻转位的方法开采。
对于时序波形见图11和12 。所有的COM
在扇区擦除或块擦除操作期间发出mands
将被忽略。
闪存数据＃投票（ DQ
7
)
当SST32HF20x / 40X闪存银行在
内部编程操作，任何尝试读取DQ
7
将产生的真实数据的补码。一旦
程序操作完成后， DQ
7
会产生真正的
数据。请注意，即使DQ
7
可有有效数据
立即完成内部写以下
操作时，剩余的数据输出仍然可能是无效的：
整个数据总线上的有效数据将出现在后续的
连续读周期， 1微秒的时间间隔后。中
内部擦除操作，任何尝试读取DQ
7
将亲
达斯一个'0'。一旦内部擦除操作完成时，
DQ
7
将产生一个'1'。该数据＃查询后有效
上涨的4个WE ＃边沿（或BEF ＃ ）脉冲计划
操作。对于扇区擦除或块擦除，数据＃查询
后6个WE＃ （或BEF ＃ ）脉冲的上升沿有效。
参见图8为数据＃查询时序图和图
18为一个流程图。
FLASH芯片擦除操作
该SST32HF20x / 40X提供了全片擦除操作，
这允许用户将擦除整个存储器阵列，以
的“1”状态。此，当整个装置必须是有用
快速擦除。
2001硅存储技术公司
S71209-00-000 9/01
557
3
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
闪光触发位（ DQ
6
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后，触发将
停止。闪速存储器区块然后准备进行下一次
操作。之后的上升沿触发位是有效的
第四WE＃ （或BEF ＃ ）脉冲编程操作。为
部门或银行擦除，切换位后上涨有效
第六WE＃ （或BEF ＃ ）脉冲的边缘。参见图9
翻转位时序图和图18的流程图。
C
成为当前
R
EAD
/W
RITE
S
TATE
T
ABLE
FL灰
编程/擦除
编程/擦除
SRAM
读
写
该设备将忽略所有的SDP命令时擦除
或编程操作正在进行中。需要注意的是产品
识别命令使用SDP ;因此，这些的COM
指令都会还可以同时擦除或编程忽视
操作正在进行中。
Flash存储器数据保护
该SST32HF20x / 40X闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
产品标识
产品标识模式标识的设备上进行
在SST32HF20x / 40X和制造商为SST。
这
模式可以仅由软件操作来访问。
硬件设备ID读操作，这是典型
用程序员美云，不能在此使用
因为闪存之间的共享线路的设备
的SRAM中的多芯片封装。因此，应用程序
高压重刑引脚上的
9
可能会损坏该设备。
用户可以使用该软件产品标识操作
化时，使用来识别部分（即，使用设备ID ）
多个制造商在同一个插座上。有关详细信息，请参阅
表3和4对软件的操作，图13为
软件ID进入和读取时序图，图19
为ID输入命令序列流程图。
表1 ：P
RODUCT
I
DENTIFICATION
地址
制造商ID
器件ID
SST32HF201/202
SST32HF401/402
0001H
0001H
2789H
2780H
T1.0 557
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
闪存软件数据保护（ SDP ）
该SST32HF20x / 40X提供了JEDEC核准软
所有闪存银行洁具的数据保护方案
数据修改操作，即编程和擦除。任何
程序运行需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST32HF20x / 40X设备附带的软件
数据保护永久启用。请参阅表4为
具体的软件命令代码。在SDP命令
序，无效的SDP命令将中止设备
读模式，在读周期时间（T
RC
).
数据
00BFH
0000H
产品标识模式退出/复位
为了返回到标准的读模式中，软件
产品标识模式必须退出。退出是
通过发出退出ID命令序列来完成，
返回该设备的读操作。请
注意，软件复位命令是在一个被忽略
内部编程或擦除操作。参见表4软
洁具命令代码，图14为时序波形和
图19为一个流程图。
并发的读写操作
该SST32HF20x / 40X提供的是独特的好处
能够读取或写入到SRAM中，同时
擦除或编程的Flash 。这允许数据替代方案
ATION代码被从SRAM中执行的，而改变
在Flash中的数据。下表列出了所有有效的状态。
设计注意事项
SST建议采用高频0.1 μF的陶瓷capac-
itor被放置在尽可能靠近V之间
DD
和
V
SS
例如，小于1厘米的距离从V
DD
的销
2001硅存储技术公司
S71209-00-000 9/01
557
4
多用途闪存（ MPF） + SRAM ComboMemory
SST32HF201 / SST32HF202 / SST32HF401 / SST32HF402
初步规格
装置。此外，低频4.7 μF的电解
从V电容器
DD
到V
SS
应放置在1cm以内的
在V
DD
引脚。
F
UNCTIONAL
B
LOCK
D
IAGRAM
地址缓冲器
SRAM
AMS-A0
瑞银（UBS） ＃
LBS ＃
BES ＃
BEF ＃
OE ＃
WE＃
控制逻辑
I / O缓冲器
DQ15 - DQ8
DQ7 - DQ0
地址缓冲器
&门锁
超快闪
内存
557 ILL B1.0
TOP VIEW （球朝下）
TOP VIEW （球朝下）
SST32HF201/202
SST32HF401/402
6
5
4
3
2
1
A13
A9
WE＃
BES ＃
A7
A3
A12
A8
NC
NC
NC
A4
A14
A10
LBS ＃
NC
A6
A2
A15
A11
NC
NC
A5
A1
A16 USB ＃ DQ15 VSS
DQ7 DQ14 DQ13 DQ6
DQ5 DQ12 VDD DQ4
DQ2 DQ10 DQ11 DQ3
557 ILL F01a.0
6
5
4
A13
A9
WE＃
A12
A8
NC
NC
A17
A4
A14
A10
LBS ＃
NC
A6
A2
A15
A11
NC
NC
A5
A1
A16 USB ＃ DQ15 VSS
DQ7 DQ14 DQ13 DQ6
DQ5 DQ12 VDD DQ4
DQ2 DQ10 DQ11 DQ3
DQ0 DQ8 DQ9 DQ1
A0
BEF ＃ OE ＃ VSS
557 ILL F01b.0
3
BES ＃
DQ0 DQ8 DQ9 DQ1
A0
BEF ＃ OE ＃ VSS
2
A7
1
A3
A
B
C
D
E
F
G
H
A
B
C
D
E
F
G
H
图1 ：P
IN
A
SSIGNMENTS FOR
48-
球
LFBGA
2001硅存储技术公司
S71209-00-000 9/01
557
5
QQ：2880707522 复制
