64兆位的SPI串行双I / O闪存
SST25VF064C
SST25VF032B32Mb串行外设接口（ SPI），闪速存储器
数据表
产品特点：
单电压读写操作
– 2.7-3.6V
串行接口架构
- SPI兼容：模式0和模式3
双输入/输出支持
- 快速读取双输出指令
- 快速读取双I / O指令
高速时钟频率
- 80兆赫的高速读取（ 0BH ）
- 75兆赫的快速读取双输出（ 3BH ）
- 50兆赫的快速读取双I / O（ BBH ）
- 33兆赫的读取指令（ 03H ）
卓越的可靠性
- 耐力： 100,000次（典型值）
- 大于100年数据保存时间
低功耗
- 读操作工作电流：12 mA（典型值@ 80兆赫）的
单位读）
- 读操作工作电流：14 mA（典型值@ 75MHz的）的
双位读）
- 待机电流： 5 μA （典型值）
灵活的擦除能力
- 统一4K字节扇区
- 统一32 K字节覆盖块
- 统一64 K字节覆盖块
快速擦除
- 芯片擦除时间： 35毫秒（典型值）
- 以部门/块擦除时间： 18毫秒（典型值）
页面-计划
- 每页256字节
- 单路和双路输入支持
- 在1.5毫秒快速页编程时间（典型值）
检测写操作结束的
- 软件轮询状态寄存器中的BUSY位
写保护（ WP ＃ ）
- 启用/禁用的的锁定功能
状态寄存器
软件写保护
- 通过块保护位在台站写保护
土族注册
安全ID
- 一次性可编程（ OTP ） 256位，安全ID
- 64位唯一的，工厂预编程的标识符
- 192位用户可编程
=温度范围
- 商业= 0 ° C至+ 70°C
- 工业级： -40 ° C至+ 85°C
封装
- 16引脚SOIC （ 300密耳）
- 8触点WSON （ 6× 8毫米）
- 8引脚SOIC （ 200密耳）
所有器件均符合RoHS标准
产品说明
在SST 25系列串行闪存系列采用四线制，
SPI兼容接口，允许低引脚数
封装，占用的电路板空间，并最终
降低了系统总成本。 SST25VF064C SPI串行闪存
存储器采用SST专有的高性生产
曼斯CMOS SuperFlash技术。分裂栅单元
设计和厚氧化层隧穿注入器可实现更可靠
交替比较能力和制造
的方法。
该SST25VF064C显著提高性能
和可靠性，同时降低功耗。该
设备的写操作（编程或擦除）与单电支持
层2.7-3.6V的。所消耗的总能量是的函数
所施加的电压，施加电流和时间。自
对于任何给定的电压范围， SuperFlash技术
使用编程电流更低，并具有擦除时间更短，
在任何擦除或编程所消耗的总能量
操作低于其他闪存技
吉斯。
该SST25VF064C器件采用16引脚SOIC （ 300
密耳） ， 8触点WSON （ 6× 8毫米） ，和8引脚SOIC
（200密耳）的软件包。参见图2引脚分配。
2010硅存储技术公司
S71392-04-000
04/10
1
在SST徽标和超快闪注册了Silicon Storage Technology ， Inc.的商标。
规格若有变更，恕不另行通知。
64兆位的SPI串行双I / O闪存
SST25VF064C
数据表
引脚说明
RST ＃ / HOLD ＃
VDD
NC
NC
NC
NC
CE＃
SO/SIO1
顶视图
SCK
SI/SIO0
NC
NC
NC
NC
VSS
WP ＃
CE＃
SO/SIO1
WP ＃
VSS
1
2
3
4
8
7
6
5
顶视图
VDD
RST ＃ / HOLD ＃
SCK
SI/SIO0
1392 8 - WSON P1.0
CE＃
1392 16 -SOIC P1.0
1
2
3
4
8
VDD
RST ＃ / HOLD ＃
SCK
SI
SO
WP ＃
VSS
顶视图
7
6
5
1392 8 - SOIC S3A P1.0
图2 ：引脚分配为16引脚SOIC ， 8触点WSON和8引脚SOIC
表1 ：引脚说明
符号
SCK
引脚名称
串行时钟
功能
提供串行接口的定时。
命令，地址或输入数据被锁存，在时钟的上升沿
输入，而输出数据被移出的时钟输入的下降沿。
到传送命令，地址或数据串联到器件中。
输入被锁定在串行时钟的上升沿。
以串行方式传输数据出器件。
数据被移出在串行时钟的下降沿。
到传送命令，地址或数据串联到器件中，或数据列的
装置。
输入被锁定在串行时钟的上升沿。
数据被移出在串行时钟的下降沿。这些引脚的双I / O
模式。
该装置是由高到CE ＃低电平的转换功能。 CE ＃必须保持为低电平
任何指令序列的持续时间。
写保护（ WP ＃ ）引脚用于启用/禁用状态寄存器的BPL位。
重置设备和内部逻辑的操作。与该设备的权力
RST ＃引脚功能为默认值。
要暂时停止与SPI闪存的串行通信，而设备
选择。这个被选中的指令序列。请参阅“复位/保持模式”第5页
了解详细信息。
提供电源电压： 2.7-3.6V
T1.0 1392
SI
SO
SIO [0：1 ]
串行数据输入
串行数据输出
串行数据输入/
输出的双I / O
模式
CE＃
WP ＃
RST ＃ / HOLD ＃
芯片使能
写保护
RESET
HOLD
V
DD
V
SS
电源
地
2010硅存储技术公司
S71392-04-000
04/10
3
64兆位的SPI串行双I / O闪存
SST25VF064C
数据表
存储器组织
该SST25VF064C超快闪存储器阵列是奥尔加
的发布制服4 K字节可擦除扇区， 32 K字节
覆盖块和64 K字节可擦除覆盖块。
该SST25VF064C支持模式0 （0,0）和模式
3 （ 1,1） SPI总线操作。之间的差
两种模式，如图3中所示，是在SCK的状态
信号时，总线主机处于待机模式，也没有
数据正在被传输。 SCK信号为低电平的模式0
和SCK信号是高电平为模式3。对于这两种模式，
串行数据输入（ SI ）进行采样在SCK的上升沿
时钟信号和串行数据输出（SO ）之后被驱动
SCK时钟信号的下降沿。
设备操作
该SST25VF064C通过SPI访问（串行
外设接口）总线兼容协议。 SPI总线
由四个控制线;芯片使能（ CE＃ ）用于
选择该设备，并且数据通过串行存取
数据输入（ SI ） ，串行数据输出（ SO ）和串行时钟
（ SCK ） 。
CE＃
模式3
模式3
模式0
SCK
SI
SO
模式0
位7位6位5位4位3位2位1位0
最高位
不关心
位7位6位5位4位3位2位1位0
最高位
1392 F04.0
高阻抗
图3： SPI协议
2010硅存储技术公司
S71392-04-000
04/10
4
64兆位的SPI串行双I / O闪存
SST25VF064C
数据表
复位/保持模式
在RST ＃ / HOLD ＃引脚提供了无论是硬件复位或
一个抱脚。从上电时， RST ＃ / HOLD ＃引脚默认
作为一个硬件复位引脚（ RST ＃ ） 。保持模式下此引脚
是用户选择的选项，其中一个EHLD指令
能够保持模式。一旦选定为保持引脚
（HOLD ＃ ）时，RST ＃ / HOLD＃引脚将被设置为一个
HOLD ＃引脚，只有经过加电追溯到RST ＃引脚
断和上电顺序。
RESET
如果RST ＃ / HOLD ＃引脚用作复位引脚RST ＃引脚
提供了一种硬件方法用于复位装置。驾驶
在RST ＃引脚为高电平使器件在正常工作
模式。在RST ＃引脚必须驱动为低电平最少
T
RST
时间到复位器件。 SO引脚处于高阻抗
ANCE状态，而器件处于复位状态。一个成功的复位将
复位状态寄存器到它的电状态（ BPL ， BUSY
和WEL = 0; BP3 ，BP2 ，BP1和BP0 = 1）。见表2
为默认启动模式。在一个活跃的器件复位
编程或擦除操作将中止操作和数据
有针对性的地址范围可能损坏或遗失
在中止擦除或编程操作。
CE＃
T
RECR
T
RECP
T
RECE
SCK
T
RST
RST ＃
T
RHZ
SO
SI
1292 F28.0
图4 ：复位时序图
表2 ：复位时序参数
符号
T
RST
T
RHZ
T
RECR
T
RECP
T
RECE
参数
复位脉冲宽度
重置为高阻输出
从读复位恢复
从程序重置恢复
从擦除复位恢复
民
100
105
100
10
1
最大
单位
ns
ns
ns
s
ms
T2.1392
2010硅存储技术公司
S71392-04-000
04/10
5
QQ：2881677436 复制
