添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第490页 > SN74V263-EP
SN74V263 -EP , SN74V273 -EP , SN74V283 -EP , SN74V293 -EP
8192
×
18, 16384
×
18, 32768
×
18, 65536
×
18
3.3 V的CMOS先入先出MEMORIES
SCAS695A - 2003年6月 - 修订2003年6月
D
D
D
D
D
D
D
D
D
D
控制基线
- 一个封装/测试网站,一个制造
现场
扩展温度性能
-55 ° C至125°C
提高制造业递减
源( DMS )支持
增强型产品更改通知
资质谱系
记忆组织的选择
- SN74V263 - 8192
×
18/16384
×
9
- SN74V273 - 16384
×
18/32768
×
9
- SN74V283 - 32768
×
18/65536
×
9
- SN74V293 - 65536
×
18/131072
×
9
133- MHz工作
7.5纳秒的读/写周期时间
用户可选的输入和输出端口总线
浆纱
×9
×9
OUT
×9
×18
OUT
×18
×9
OUT
×18
×18
OUT
大端/小端用户可选
字节表示
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
D
按照JEDEC和产业组件资质
标准,以确保可靠的操作在长时间
温度范围。这包括,但不限于,高
加速应力测试( HAST )或偏见85/85 ,温度
循环,高压灭菌器或偏见的HAST ,电,债券
间的生活,模塑料的使用寿命。该项资格
检测不应该被看作是证明使用该组件的
超出规定的性能和环境的限制。
5 V容限输入
固定,先低字延迟
零延迟重发
主复位清除整个FIFO
部分复位清除数据,但保留
可编程设置
空,满和半满标志信号FIFO
状态
可编程几乎空
几乎满标志;每个标志可默认
一八预选偏移
可选的同步/异步
计时模式几乎与空
几乎满标志
程序可编程标志由任
串行或并行方式
选择标准时间(使用EF和FF
标志)或第一字落空( FWFT )
时序(使用OR和IR旗)
输出使能提出数据输出的
高阻抗状态
在深度和宽度易于扩展
独立的读写时钟许可证
阅读和写作同时
高性能亚微米CMOS
技术
无缝连接凭借“ C6X DSP的
可提供80引脚薄型四方扁平封装
( TQFP )封装
描述/订购信息
该SN74V263 , SN74V273 , SN74V283和SN74V293格外深,高速的CMOS先入
先出(FIFO )存储器与时钟读写控制和柔性总线匹配
×9/×18
数据溢流。
订购信息
TC
包装
TQFP ( PZA )
-55 ° C至125°C
55°C
TQFP ( PZA )
TQFP ( PZA )
TQFP ( PZA )
订购
产品型号
SN74V263PZAEP
SN74V273PZAEP
SN74V283PZAEP
SN74V293PZAEP
TOP- SIDE
记号
V263EP
V273EP
V283EP
V293EP
包装图纸,标准包装数量,热数据,符号和
PCB设计准则可在www.ti.com/sc/package 。
请注意,一个重要的通知有关可用性,标准保修,并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2003年,德州仪器
邮政信箱655303
达拉斯,德克萨斯州75265
1
SN74V263 -EP , SN74V273 -EP , SN74V283 -EP , SN74V293 -EP
8192
×
18, 16384
×
18, 32768
×
18, 65536
×
18
3.3 V的CMOS先入先出MEMORIES
SCAS695A - 2003年6月 - 修订2003年6月
描述/订购信息(续)
有弹性
×9/×18
总线匹配的读取和写入端口。
通过重新传送操作所需的时间是固定的,短。
第一字数据等待时间期间,从时间的第一个字被写入到一个空的FIFO的时间也可以是
阅读,是固定的,短的。
这些FIFO是特别适合于网络,视频,电信,数据通信,并
其他应用程序需要缓存大量数据,并匹配不等大小的公共汽车。
每个FIFO具有一个数据输入端口(DN)和一个数据输出端口(尺寸Qn ) ,这两者都可以假定任一个18位的
或9位的宽度,由外部控制引脚“输入宽度( IW )和输出宽度( OW )的状态时所确定
主复位周期。
输入端口是由写时钟( WCLK )控制和写使能( WEN)的投入。数据被写入到FIFO中
在WCLK的上升沿时,文中断言。输出端口被读时钟( RCLK )和控制
读使能( REN)的投入。数据从FIFO中读取RCLK的上升沿时,任志强是断言。
输出使能(OE)输入被提供给输出端的三态控制。
PZA包装
( TOP VIEW )
WCLK
PRS
太太
LD
FWFT / SI
FF / IR
PAF
OW
FSEL0
HF
FSEL1
BE
IP
V
CC
PAE
PFM
EF /或
SEN
DNC
V
CC
DNC
IW
GND
D17
V
CC
D16
D15
D14
D13
GND
D12
D11
D10
D9
D8
V
CC
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
RM
RCLK
RT
OE
V
CC
Q17
Q16
GND
GND
Q15
Q14
V
CC
Q13
Q12
GND
Q11
GND
Q10
V
CC
Q9
Q8
Q7
DNC = DO NOT CONNECT
2
D7
D6
GND
D5
D4
D3
D2
D1
D0
GND
Q0
Q1
GND
Q2
Q3
V
CC
Q4
Q5
GND
Q6
邮政信箱655303
达拉斯,德克萨斯州75265
SN74V263 -EP , SN74V273 -EP , SN74V283 -EP , SN74V293 -EP
8192
×
18, 16384
×
18, 32768
×
18, 65536
×
18
3.3 V的CMOS先入先出MEMORIES
SCAS695A - 2003年6月 - 修订2003年6月
功能框图
D0 -DN ( × 9或
×18)
LD SEN
WCLK
写控制
逻辑
输入
注册
OFFSET
注册
指针
RAM阵列
8192
×
18或16384
×
9
16384
×
18或32768
×
9
32768
×
18或65536
×
9
65536
×
18 131072
×
9
逻辑
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
PFM
FSEL0
FSEL1
BE
IP
控制
逻辑
读指针
读控制逻辑
IW
OW
公共汽车
CON组fi guration
产量
注册
RT
RM
太太
PRS
RESET
逻辑
OE
Q0 -尺寸Qn ( × 9或
×18)
RCLK
描述/订购信息(续)
两个RCLK和WCLK信号的频率变化范围是0到f
最大
,完全独立。
上有一个时钟输入相对于其他的频率没有限制。
有两种操作可能的定时模式与这些设备:第一字下通( FWFT )模式和
标准模式。
在FWFT模式中,写入到一个空的FIFO的第一个字是直接时钟至数据输出线3后
在RCLK信号的转换。任不需要被断言为访问的第一个字。然而,随后的
写入FIFO的话就需要一个低的任访问。在FWFT / SI输入的主过程中的状态
复位确定所使用的定时模式。
在标准模式中,写入到一个空的FIFO的第一个字上不显示的数据输出线,除非
执行特定的读操作。读操作,其中包括激活REN ,使上升
RCLK边缘,并搬移从内部存储器中的字的数据输出线。
对于需要更多的数据存储容量比单个FIFO的应用程序可以提供的FWFT定时模式
允许深度扩展通过链接串联的FIFO (例如,一FIFO的数据输出端连接到所述
的下一个相应的数据输入)。无需外部逻辑是必要的。
邮政信箱655303
达拉斯,德克萨斯州75265
3
SN74V263 -EP , SN74V273 -EP , SN74V283 -EP , SN74V293 -EP
8192
×
18, 16384
×
18, 32768
×
18, 65536
×
18
3.3 V的CMOS先入先出MEMORIES
SCAS695A - 2003年6月 - 修订2003年6月
描述/订购信息(续)
这些FIFO有五个标志引脚:空标志或输出就绪( EF / OR) ,满标志或输入就绪( FF / IR ) ,半满
标志( HF ) ,可编程几乎空标志( PAE )和可编程几乎满标志( PAF ) 。的IR和OR
功能在FWFT模式选择。在EF和FF功能在标准模式中选择。 HF , PAE和
血小板活化因子始终可供使用,不管定时模式。
PAE和PAF可独立地编程为在存储器中的任何点进行切换。可编程偏移
确定标志切换阈值,并且可以通过并行或串行方式被加载。八默认偏移
设置也被提供,使得PAE可以被设置为在的位置的预定数量从空开关
边界。 PAF的阈值也可以设定为从全边界相似的预定义值。默认
偏移值在主复位FSEL0 , FSEL1 ,和LD的状态设置。
对于串口编程, SEN ,与LD一起加载通过串行输入( SI )的每个上升沿偏移寄存器
WCLK的边缘。对于并行编程,温,有LD一起,装入偏移寄存器通过DN每个
上升WCLK的边缘。任,与LD一起,可以用来读取尺寸Qn平行的偏移量上的每个上升沿
RCLK ,无论串联或并联偏置负载是否已经被选择。
此外,对PAE和PAF输出的时序模式可供选择。计时模式可以设定为任意
异步或同步的PAE和PAF 。
如果选择了异步PAE / PAF配置, PAE为低电平上的低到高的转变
RCLK 。 PAE被重置为在高WCLK低到高的转变。同样, PAF为低电平的
低到高WCLK的过渡, PAF被重置为在高RCLK低到高的转变。
如果选择了同步的PAE / PAF的配置中, PAE被确认和更新在RCLK的上升沿
而不是只WCLK 。类似地, PAF被确认和更新在WCLK的上升沿,而不是只当RCLK 。
所需的模式是在主复位的可编程旗模式( PFM )引脚的状态进行配置。
重发功能允许将数据从FIFO重读一次以上。低的RT输入时
一个上升边沿RCLK由读指针设置到所述存储器的所述第一位置开始再送操作
数组。零延迟重发定时模式,可以使用重发定时模式( RM)来选择。中
主复位,对RM低选择零延迟重发。在主复位对RM的高标准选择
潜伏期。
如果选择零延迟重发操作时,第一个数据字必须重发被放置在输出
寄存器相对于同一RCLK边缘发起重传,如果室温低。
在主复位(MRS) ,对于所有的工作模式的功能进行编程。这些措施包括FWFT
或标准时间,输入总线宽度,输出的总线宽度,大端或小端,转发模式,
可编程标志的操作和编程方法,可编程标志默认偏移,并穿插
奇偶校验选择。的读取和写入指针设置为FIFO的第一个位置。然后,基于所选择的
定时模式, EF被设置为低或OR被设置为高和FF置高或IR被设置为低。另外, PAE被设置为低,血小板活化因子被设定
高,和HF设定为高。 Q输出被设置为低。
部分复位(PRS)还设置了读和写指针的存储器的第一个位置。然而,定时
模式,可编程标志编程方法,默认的或编程的偏移设置,输入和输出总线
宽度,大端/小端,穿插平价选择,然后重新传输模式(现有部分复位前
断言)保持不变。该标志根据生效的定时模式和偏移量更新。 PRS
对于重编程的可编程标志等功能,当重置设备中的操作很有用
将是不希望的。
4
邮政信箱655303
达拉斯,德克萨斯州75265
SN74V263 -EP , SN74V273 -EP , SN74V283 -EP , SN74V293 -EP
8192
×
18, 16384
×
18, 32768
×
18, 65536
×
18
3.3 V的CMOS先入先出MEMORIES
SCAS695A - 2003年6月 - 修订2003年6月
部分复位( PRS )
写时钟( WCLK )
写使能( WEN )
LOAD ( LD )
( × 9或
×18)
在数据(D0 -DN )
串行ENABLE ( SEN )
第一个字落空或串行输入
( FWFT / SI )
满标志/ INPUT READY ( FF / IR )
可编程几乎满标志( PAF )
MASTER RESET ( MRS)
读时钟( RCLK )
读使能( REN)
输出使能( OE )
( × 9或
×18)
数据输出( Q0 -尺寸Qn )
SN74V263
SN74V273
SN74V283
SN74V293
转发( RT )
空标志/ OUTPUT READY ( EF / OR)
可编程几乎空标志( PAE )
半满标志( HF )
大端/小端( BE )
穿插/ Noninterspersed奇偶校验( IP )
输入宽度
( IW )
输出宽度
( OW )
图1.单设备配置信号流
描述/订购信息(续)
提供大端/小端数据字格式。当数据被写入到FIFO中,此功能是有用
在长字( ×18 )的格式和从FIFO读出的小型字( ×9 )格式。如果选择大端模式,
最显著字节(MSB)的长字写入FIFO的(字)被从FIFO读出的第一个,接着
通过最显著字节( LSB ) 。如果小端格式被选择时,该长型字的LSB的写入
FIFO被读出的第一个,随后的MSB。所需的模式在主复位状态配置
在大端/小端的( BE )引脚。
穿插/ noninterspersed奇偶校验( IP )位功能允许用户选择在字加载的奇偶校验位
到并行端口(D0 -DN )编程的标志偏移时。如果选择了穿插奇偶校验模式下,所述
FIFO假定奇偶校验位位于位的位置D8的标志偏移的并行编程过程中。
如果选择noninterspersed奇偶校验模式下, D8被假定为一个有效位和D16和D17被忽略。 IP
模式是在主复位由IP输入引脚的状态选择。此模式是有关只有当输入
宽度被设定为
×18
模式。
该SN74V263 , SN74V273 , SN74V283和SN74V293使用TI公司的高速亚微米制造
CMOS技术。
有关该器件系列的更多信息,请参阅以下应用报告:
D
D
接口TI高速外部的FIFO采用TI DSP的DSP通过“外部存储器接口( EMIF )
(文献编号SPRA534 )
接口TI高速外部的FIFO采用TI DSP的DSP通过“扩展总线( XBUS )
(文献编号
SPRA547)
邮政信箱655303
达拉斯,德克萨斯州75265
5
查看更多SN74V263-EPPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    SN74V263-EP
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:1229871090 复制
电话:400-15695632345
联系人:薛女士
地址:宣州区麒麟大道11号-102
SN74V263-EP
德州仪器
24+
1002
MODULE
全新原装现货原盒原标实拍欢迎询价
查询更多SN74V263-EP供应信息

深圳市碧威特网络技术有限公司
 复制成功!