www.ti.com
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
特点
德州仪器Widebus会员+
家庭
在总线保持数据输入消除极品
外部上拉/下拉电阻
闭锁性能超过250毫安每
JESD 17
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
描述/订购信息
此设备包含八个独立非反相缓冲器和一个16位的同相总线收发器和D型
锁存器设计为1.65 V至3.6 V V
CC
操作。
该SN74ALVCH32973特别适合用于解复用的地址/数据总线到专用地址
公交车和专用的数据总线。该装置用于在有异步双向通信
A和B的数据总线和地址信号之间被锁存和缓冲在Q总线上。该
控制功能的实现大大减少了外部时序要求。
这个设备可以作为一个8位缓冲器，两个8位收发器，以及两个8位锁存器或一个8位缓冲器， 1
16位的收发信机，和一个16位的锁存器。它允许数据传输从A路公交车到B总线或从B总线
到A总线，视在方向控制（DIR）输入的逻辑电平。收发信机的输出使能
（ TOE）的输入可用于禁用收发器，使得A和B总线有效地隔离。
当锁存使能（ LE）的输入为高时， Q输出按照数据（A）的输入。当LE为低电平时， Q
输出锁存设在A输入电平。锁存器输出使能（LOE ）输入可以用来代替
在任何一个正常的逻辑状态（高或低逻辑电平）的9 Q输出或者高阻抗状态。在
高阻抗状态时， Q输出驱动器既没有，也没有显著加载公交线路。 LOE不影响
该锁存器的内部操作。旧的数据可以被保留或新的数据可被输入，而Q输出是在
高阻抗状态。
为了确保上电或断电高阻抗状态， LOE和TOE应连接到V
CC
通过上拉电阻;电阻的最小值由的电流吸收能力决定
驱动程序。
八个独立的非反相缓冲器执行布尔函数Y = D和独立国家
的DIR ， TOE ，LE和LOE 。
A和BI / O和D输入具有总线保持电路。有源总线保持电路拥有未使用的或无驱动数据
在输入一个有效的逻辑状态。不推荐使用上拉或下拉电阻与总线保持电路。
订购信息
T
A
-40 ° C至85°C
LFBGA - GKE
LFBGA - ZKE （无铅）
包
(1)
磁带和卷轴
订购型号
SN74ALVCH32973KR
74ALVCH32973ZKER
顶部端标记
ACH973
(1)
包装图纸，标准包装数量，热数据，符号和PCB设计指南可在
www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
Widebus +是德州仪器公司的商标。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有2003-2004 ，德州仪器
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
www.ti.com
GKE或ZKE包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
2
3
4
5
6
rt
rt
rt
端子分配
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
1A1
1A2
1A3
1A4
1A5
1A6
1A7
1A8
2A1
2A2
2A3
2A4
2A5
2A6
2A7
2A8
2
D1
Y1
D2
Y2
D3
Y3
D4
Y4
D5
Y5
D6
Y6
D7
Y7
D8
Y8
3
1TOE
GND
V
CC
GND
GND
V
CC
GND
1LE
2TOE
GND
V
CC
GND
GND
V
CC
GND
2LE
4
1DIR
GND
V
CC
GND
GND
V
CC
GND
1LOE
2DIR
GND
V
CC
GND
GND
V
CC
GND
2LOE
5
1B1
1B2
1B3
1B4
1B5
1B6
1B7
1B8
2B1
2B2
2B3
2B4
2B5
2B6
2B7
2B8
6
1Q1
1Q2
1Q3
1Q4
1Q5
1Q6
1Q7
1Q8
2Q1
2Q2
2Q3
2Q4
2Q5
2Q6
2Q7
2Q8
功能表
输入
TOE
L
L
H
DIR
L
H
X
输入
LOE
L
L
L
H
LE
H
H
L
X
输入
D
L
H
A
H
L
X
X
手术
B数据到总线
数据到B总线
一种总线和B总线隔离
产量
Q
H
L
Q
0
Z
产量
Y
L
H
2
www.ti.com
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
逻辑图（正逻辑）
1DIR
A4
A3
1LOE
H4
1TOE
1LE
H3
一个8通道
C1
A6
1D
1A1
A1
1Q1
A5
1B1
七其他渠道
3
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
www.ti.com
逻辑图（正逻辑）
2DIR J4
J3
2LOE
2LE
T4
T3
2TOE
一个8通道
C1
J6
1D
2A1
J1
2Q1
J5
2B1
七其他渠道
一个8通道
D1
A2
B2
Y1
4
www.ti.com
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
V
I
V
O
I
IK
I
OK
I
O
θ
JA
T
英镑
(1)
(2)
(3)
(4)
电源电压范围
输入电压范围
输出电压范围
(2) (3)
输入钳位电流
输出钳位电流
连续输出电流
连续电流通过每个V
CC
或GND
封装的热
阻抗
(4)
GKE / ZKE包
-65
存储温度范围
V
I
＆ LT ; 0
V
O
＆ LT ; 0
除了I / O和D输入
端口
(2)
I / O和D输入端口
(2) (3)
-0.5
-0.5
-0.5
-0.5
最大
4.6
4.6
V
CC
+ 0.5
V
CC
+ 0.5
-50
-50
±50
±100
40
150
单位
V
V
V
mA
mA
mA
mA
° C / W
°C
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只，而根据"recommended操作指示的装置，在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
如果输入和输出电流额定值是观察到的输入负电压和输出电压额定值可能被超过。
这个值被限制在4.6V的最大。
封装的热阻抗的计算按照JESD 51-7 。
推荐工作条件
(1)
民
V
CC
V
IH
电源电压
V
CC
= 1.65 V至1.95 V
高电平输入电压
V
CC
= 2.3 V至2.7 V
V
CC
= 3 V至3.6 V
V
CC
= 1.65 V至1.95 V
V
IL
V
I
V
O
低电平输入电压
输入电压
输出电压
V
CC
= 1.65 V
I
OH
高电平输出电流
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3 V
V
CC
= 1.65 V
I
OL
低电平输出电流
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3 V
ΔT/ ΔV
T
A
(1)
输入过渡上升或下降速率
工作自由空气的温度
-40
V
CC
= 2.3 V至2.7 V
V
CC
= 3 V至3.6 V
0
0
1.65
0.65
×
V
CC
1.7
2
0.35
×
V
CC
0.7
0.8
V
CC
V
CC
-4
-12
-12
-24
4
12
12
24
10
85
NS / V
°C
mA
mA
V
V
V
V
最大
3.6
单位
V
该设备的所有未使用的控制输入必须在V举行
CC
或GND，以确保器件正常工作。请参阅TI申请报告，
慢或浮动CMOS输入的影响，
文献编号SCBA004 。
5
www.ti.com
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
特点
德州仪器Widebus会员+
家庭
在总线保持数据输入消除极品
外部上拉/下拉电阻
闭锁性能超过250毫安每
JESD 17
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
描述/订购信息
此设备包含八个独立非反相缓冲器和一个16位的同相总线收发器和D型
锁存器设计为1.65 V至3.6 V V
CC
操作。
该SN74ALVCH32973特别适合用于解复用的地址/数据总线到专用地址
公交车和专用的数据总线。该装置用于在有异步双向通信
A和B的数据总线和地址信号之间被锁存和缓冲在Q总线上。该
控制功能的实现大大减少了外部时序要求。
这个设备可以作为一个8位缓冲器，两个8位收发器，以及两个8位锁存器或一个8位缓冲器， 1
16位的收发信机，和一个16位的锁存器。它允许数据传输从A路公交车到B总线或从B总线
到A总线，视在方向控制（DIR）输入的逻辑电平。收发信机的输出使能
（ TOE）的输入可用于禁用收发器，使得A和B总线有效地隔离。
当锁存使能（ LE）的输入为高时， Q输出按照数据（A）的输入。当LE为低电平时， Q
输出锁存设在A输入电平。锁存器输出使能（LOE ）输入可以用来代替
在任何一个正常的逻辑状态（高或低逻辑电平）的9 Q输出或者高阻抗状态。在
高阻抗状态时， Q输出驱动器既没有，也没有显著加载公交线路。 LOE不影响
该锁存器的内部操作。旧的数据可以被保留或新的数据可被输入，而Q输出是在
高阻抗状态。
为了确保上电或断电高阻抗状态， LOE和TOE应连接到V
CC
通过上拉电阻;电阻的最小值由的电流吸收能力决定
驱动程序。
八个独立的非反相缓冲器执行布尔函数Y = D和独立国家
的DIR ， TOE ，LE和LOE 。
A和BI / O和D输入具有总线保持电路。有源总线保持电路拥有未使用的或无驱动数据
在输入一个有效的逻辑状态。不推荐使用上拉或下拉电阻与总线保持电路。
订购信息
T
A
-40 ° C至85°C
LFBGA - GKE
LFBGA - ZKE （无铅）
包
(1)
磁带和卷轴
订购型号
SN74ALVCH32973KR
74ALVCH32973ZKER
顶部端标记
ACH973
(1)
包装图纸，标准包装数量，热数据，符号和PCB设计指南可在
www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
Widebus +是德州仪器公司的商标。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有2003-2004 ，德州仪器
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
www.ti.com
GKE或ZKE包装
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
2
3
4
5
6
rt
rt
rt
端子分配
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
1A1
1A2
1A3
1A4
1A5
1A6
1A7
1A8
2A1
2A2
2A3
2A4
2A5
2A6
2A7
2A8
2
D1
Y1
D2
Y2
D3
Y3
D4
Y4
D5
Y5
D6
Y6
D7
Y7
D8
Y8
3
1TOE
GND
V
CC
GND
GND
V
CC
GND
1LE
2TOE
GND
V
CC
GND
GND
V
CC
GND
2LE
4
1DIR
GND
V
CC
GND
GND
V
CC
GND
1LOE
2DIR
GND
V
CC
GND
GND
V
CC
GND
2LOE
5
1B1
1B2
1B3
1B4
1B5
1B6
1B7
1B8
2B1
2B2
2B3
2B4
2B5
2B6
2B7
2B8
6
1Q1
1Q2
1Q3
1Q4
1Q5
1Q6
1Q7
1Q8
2Q1
2Q2
2Q3
2Q4
2Q5
2Q6
2Q7
2Q8
功能表
输入
TOE
L
L
H
DIR
L
H
X
输入
LOE
L
L
L
H
LE
H
H
L
X
输入
D
L
H
A
H
L
X
X
手术
B数据到总线
数据到B总线
一种总线和B总线隔离
产量
Q
H
L
Q
0
Z
产量
Y
L
H
2
www.ti.com
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
逻辑图（正逻辑）
1DIR
A4
A3
1LOE
H4
1TOE
1LE
H3
一个8通道
C1
A6
1D
1A1
A1
1Q1
A5
1B1
七其他渠道
3
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
www.ti.com
逻辑图（正逻辑）
2DIR J4
J3
2LOE
2LE
T4
T3
2TOE
一个8通道
C1
J6
1D
2A1
J1
2Q1
J5
2B1
七其他渠道
一个8通道
D1
A2
B2
Y1
4
www.ti.com
SN74ALVCH32973
16位总线收发器和透明D型锁存器
有八个独立的缓冲区
SCES436C - 2003年4月 - 修订2004年9月
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
V
I
V
O
I
IK
I
OK
I
O
θ
JA
T
英镑
(1)
(2)
(3)
(4)
电源电压范围
输入电压范围
输出电压范围
(2) (3)
输入钳位电流
输出钳位电流
连续输出电流
连续电流通过每个V
CC
或GND
封装的热
阻抗
(4)
GKE / ZKE包
-65
存储温度范围
V
I
＆ LT ; 0
V
O
＆ LT ; 0
除了I / O和D输入
端口
(2)
I / O和D输入端口
(2) (3)
-0.5
-0.5
-0.5
-0.5
最大
4.6
4.6
V
CC
+ 0.5
V
CC
+ 0.5
-50
-50
±50
±100
40
150
单位
V
V
V
mA
mA
mA
mA
° C / W
°C
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只，而根据"recommended操作指示的装置，在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
如果输入和输出电流额定值是观察到的输入负电压和输出电压额定值可能被超过。
这个值被限制在4.6V的最大。
封装的热阻抗的计算按照JESD 51-7 。
推荐工作条件
(1)
民
V
CC
V
IH
电源电压
V
CC
= 1.65 V至1.95 V
高电平输入电压
V
CC
= 2.3 V至2.7 V
V
CC
= 3 V至3.6 V
V
CC
= 1.65 V至1.95 V
V
IL
V
I
V
O
低电平输入电压
输入电压
输出电压
V
CC
= 1.65 V
I
OH
高电平输出电流
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3 V
V
CC
= 1.65 V
I
OL
低电平输出电流
V
CC
= 2.3 V
V
CC
= 2.7 V
V
CC
= 3 V
ΔT/ ΔV
T
A
(1)
输入过渡上升或下降速率
工作自由空气的温度
-40
V
CC
= 2.3 V至2.7 V
V
CC
= 3 V至3.6 V
0
0
1.65
0.65
×
V
CC
1.7
2
0.35
×
V
CC
0.7
0.8
V
CC
V
CC
-4
-12
-12
-24
4
12
12
24
10
85
NS / V
°C
mA
mA
V
V
V
V
最大
3.6
单位
V
该设备的所有未使用的控制输入必须在V举行
CC
或GND，以确保器件正常工作。请参阅TI申请报告，
慢或浮动CMOS输入的影响，
文献编号SCBA004 。
5
QQ：2880707522 复制
