SN74ACT7803
512
×
18主频先入先出存储器
SCAS191C - 1991年3月 - 修订1998年4月
终端功能
终奌站
名字
AF / AE
号
24
2–9, 11–12,
14–21
22
28
I / O
描述
几乎全/近空标志。深度偏移值可以被编程为AF / AE ，或默认值
64 ，可用于两个几乎空的偏移量（ X）与几乎满的偏移量（Y）的。 AF / AE为高电平时
存储器中包含X或更少的字或（512 - Y）或更多的单词。 AF / AE复位后高。
18位的数据输入端口
半满标志。 HF为高时，在FIFO存储器包含256个或更多的话。 HF是复位后低。
输入准备好标志。红外同步到WRTCLK的低到高转变。当IR为低时，FIFO
为充分和写入都被禁止。 IR为低电平复位期间，去高的第二低到高的转变
复位后WRTCLK 。
输出使能。当OE1 ， OE2 ，和RDEN是低和OR为高电平时，数据被从FIFO中读出上
一个低到高的RDCLK的过渡。当任一OE1或OE2高，读是残疾人和数据
输出处于高阻抗状态。
输出就绪标志。或同步到RDCLK低到高的转变。时或低时，在
FIFO是空的，并读取被禁用。准备好数据出现在Q0 - Q17何时或高。或低
在复位期间，去高点RDCLK的第三低到高的转变后的第一个字是加载
空的内存。
程序启用。复位之后和之前的第一个字被写入到FIFO中，在D0-D7中的二进制值
被锁定为AF / AE偏移值，当PEN低， WRTCLK高。
18位的数据输出端口。后空内存的第一个有效的写，第一个单词是Q0- Q17输出
在RDCLK第三上升沿。或者也被置为高电平，此时，表示准备好数据。当
或低，从FIFO中读出的最后一个字出现在Q0 - Q17 。
读时钟。 RDCLK是一个连续的时钟，并且可以是异步或重合到WRTCLK 。一
低到高的RDCLK的过渡，从存储器中读取数据时， OE1 ， OE2 ，和RDEN低，或
高。或者是同步的RDCLK低到高的转变。
读使能。当RDEN ， OE1 ， OE2和低和OR为高电平时，数据被从FIFO中的读
低到高的RDCLK的过渡。
复位。要复位FIFO ， RDCLK四低到高的转变和四个低到高的转变
WRTCLK必须发生当RESET为低。此设置的HF ，IR和OR低和AF / AE高。
写时钟。 WRTCLK是一个连续的时钟，并且可以是异步或重合到RDCLK 。一
低到高的WRTCLK的过渡将数据写入存储器时WRTEN2低， WRTEN1高，并且
IR为高。 IR是同步的WRTCLK低到高的转变。
写使能。当WRTEN1高， WRTEN2低，和IR是高时，数据被写入到FIFO的
一个低到高的WRTCLK的过渡。
O
D0–D17
HF
IR
I
O
O
OE1
OE2
56
30
I
OR
29
O
笔
23
33–34, 36–38,
40–43, 45–49,
51, 53–55
32
I
Q0–Q17
O
RDCLK
I
RDEN
RESET
31
1
I
I
WRTCLK
WRTEN1
WRTEN2
25
27
26
I
I
4
邮政信箱655303
达拉斯，德克萨斯州75265
QQ：2881677436 复制
