的SiI 141B的PanelLink数字接收机
概述
该的SiI 141B采用的PanelLink数字技术，支持显示
从VGA到高刷新XGA （ 25-86兆赫） ，这是理想的LCD
桌上型显示器应用。具有灵活的单或双像素输出接口
和可选的输出驱动器，该的SiI 141B接收器最多可支持真彩色
板（ 24位/像素， 1677万色）的1个像素/时钟模式（ 18位/像素2
像素/时钟模式）。的PanelLink还设有一个对间偏移公差可达
1个整体输入时钟周期。该的SiI 141B是引脚对引脚与本公司兼容
141 ，但融入了许多增强功能。这些措施包括
改进的抖动容限PLL的设计，新的HSYNC过滤器和断电时
钟无效。所有的PanelLink产品都在一个可扩展的设计
CMOS结构，以支持未来的同时，性能要求
保持相同的逻辑接口。系统设计人员可以放心
该接口将通过一些技术来固定和
性能几代人。
的PanelLink数字技术通过解决许多简化PC设计
与高速数字设计相关联的系统级的问题，提供
系统设计了数字接口的解决方案，是更快地市场
并且成本较低。
2001年5月
特点
可扩展带宽： 25-86兆赫（ VGA到高
刷新XGA ）
低功耗： 3.3V核心业务&掉电模式
自动电源关闭时，时钟处于非活动状态
高偏差容忍度： 1全输入时钟周期（在为15ns
65兆赫）
引脚兼容的SiI 101的SiI 141
同步检测：为插件&显示“热插拔”
电缆距离支持： 5m以上用双绞线，
纤维光学准备
符合DVI 1.0 （ DVI是向下兼容
与VESA P&D
TM
和DFP ）
的SiI 141B引脚图
24位的输入数据作为1个像素/时钟模式
8位的信道2的数据
1-pixel/clock
8位通道1数据
1-pixel/clock
8位通道0数据
1-pixel/clock
18位偶数据为2像素/时钟模式
6位奇数通道0
数据2像素/时钟
ODCK
GND
VCC
Q19
Q18
6位偶通道2
数据2像素/时钟
Q17
Q16
Q15
Q14
Q13
Q12
Q11
6位偶通道1
数据2像素/时钟
OGND
OVCC
Q10
Q9
Q8
Q7
Q6
Q5
18位奇数据为2像素/时钟模式
DE
Q20
Q21
Q22
Q23
OGND
Q24
6位奇数通道1
数据2像素/时钟
OVCC
Q25
VCC
Q26
Q27
Q28
Q29
6位奇数通道2
数据2像素/时钟
Q30
Q31
Q32
Q33
Q34
Q35
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
75
68
62
71
66
72
74
77
61
63
69
64
67
76
65
70
73
78
79
80
20
19
18
17
16
15
14
13
Q4
Q3
Q2
Q1
Q0
OVCC
VSYNC
OGND
HSYNC
GND
CTL3
CTL2
CTL1
SCDT
DFO
PIXS
OGND
PDO
PD
版权所有
一般
用途
控制
控制
SiI141B
80引脚TQFP
（ TOP VIEW ）
12
11
10
9
8
7
6
5
4
3
2
1
AGND
AGND
HSYNC_DEJTR
差分信号
OCK_INV
保护地
GND
AVCC
AVCC
EXT_RES
RXC +
PVCC
VCC
RX2+
RX1+
RX0+
RXC-
RX2-
RX1-
RX0-
ST
杂项。
如有更改，恕不另行通知
6位偶数通道0
数据2像素/时钟
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
的SiI 141B
功能框图
ST
PIXS
DFO
OCK_INV
PDO
HSYNC_DEJTR
EXT_RES
终止
控制
8
RX2+
RX2-
录像机
数据
恢复
CH2
CLT3
CLT2
DE2
24/36
SiI-DS-0037-C
Q[35:0/23:0]
ODCK
DE
HSYNC
PANEL
之间
脸
逻辑
8
RX1+
RX1-
录像机
数据
恢复
CH1
之间
通道
同步。
CLT1
解码器PLL_SYNC
DE1
VSYNC
SCDT
8
RX0+
录像机
RX0-
数据
恢复
CH0
VSYNC
HSYNC
DE0
CLT1
CLT2
CLT3
RXC +
录像机
RXC-
PLL
绝对最大条件
注意：如果绝对最大条件超出，可能会出现永久性设备损坏。
功能操作应限制在正常工作条件下所描述的条件。
符号
参数
民
典型值
最大
单位
V
CC
电源电压3.3V
-0.3
4.0
V
V
I
输入电压
-0.3
V
CC
+ 0.3
V
V
O
输出电压
-0.3
V
CC
+ 0.3
V
T
A
环境温度（带电源应用）
-25
105
°C
T
英镑
储存温度
-65
150
°C
热阻（结到环境）
45
°C
/W
θ
JA
正常工作条件
符号
V
CC
V
CCN
T
A
参数
电源电压
电源电压噪声
环境温度（带电源应用）
民
3.0
0
典型值
3.3
25
最大
3.6
100
70
单位
V
mV
P-P
°C
DC数字I / O规格
正常工作条件下，除非另有规定。
符号
参数
条件
民
典型值
最大
单位
V
IH
高电平输入电压
2
V
V
IL
低电平输入电压
0.8
V
V
OH
高电平输出电压
2.4
V
V
OL
低电平输出电压
0.4
V
V
CinL
输入钳位电压
1
I
CL
= -18mA
GND -0.8
V
1
V
CIPL
输入钳位电压
I
CL
= 18毫安
IVCC + 0.8
V
V
CONL
输出钳位电压
1
I
CL
= -18mA
GND -0.8
V
V
COPL
输出钳位电压
1
I
CL
= 18毫安
OVCC + 0.8
V
I
IL
输入漏电流
-10
10
A
注意：
1
通过设计保证。电压冲或上冲不能超过绝对最大条件
对于大于3毫微秒或时钟周期的三分之一的脉冲。
矽映公司
2
如有更改，恕不另行通知
的SiI 141B
DC特定网络阳离子
SiI-DS-0037-C
正常工作条件下，除非另有规定。低驱动强度值，当ST = 0时，表示在括号内。
符号
参数
条件
民
典型值
最大
单位
I
OHD
输出高驱动器
V
OUT
= 2.4
数据和控制
ST=1
5.0
10.3
17.6
mA
ST=0
2.5
5.2
8.8
I
老
输出低电平驱动
V
OUT
= 0.4
数据和控制
ST=1
-5.5
-8.3
-11.2
mA
ST=0
-2.8
-4.2
-5.6
I
OHC
ODCK高驱动
V
OUT
= 2.4
ST=1
10.1
20.6
35.1
mA
ST=0
5.0
10.3
17.6
I
OLC
ODCK低驱动
V
OUT
= 2.0
ST=1
-11.1
-16.7
-22.4
mA
ST=0
-5.5
-8.3
-11.2
V
ID
差分输入电压
75
1000
mV
单端幅度
I
PDL
输出漏电流对地
10
A
高阻抗模式（ PD ， PDO =
低）
I
PD
掉电电流
1
50
100
A
I
CLKI
掉电电流
RXC ±无效
4
7
mA
I
PDO
掉电输出电流
125
155
mA
C
负载
= 10pF的
I
CCR
接收器电源电流
ODCK = 86MHz ， 1个像素/时钟模式
2
157
182
mA
R
EXT_SWING
= 510
3
典型的模式
C
负载
= 10pF的
172
194
mA
R
EXT_SWING
= 510
4
最坏的情况下格局
1
注意事项：
发射器必须在掉电模式下，关闭电源或断开当前要下这个最大值。
2
对于最坏情况下的I / O功耗。
3
在典型模式中包含的灰度区域，棋盘区域和文本。
4
黑色和白色的棋盘图案，每个格子就是一个像素宽。
矽映公司
3
如有更改，恕不另行通知
的SiI 141B
AC规格
SiI-DS-0037-C
正常工作条件下，除非另有规定。低驱动强度值，当ST = 0时，在下面给出。
符号
参数
条件
民
典型值
最大
单位
T
DPS
对内（ +到 - ）差分输入偏移
86兆赫
470
ps
T
CCS
通道到通道差分输入偏移
86兆赫
7
ns
65兆赫
465
ps
最坏的情况下差分输入时钟抖动容限
1,2
T
IJIT
86兆赫
350
ps
D
汉莎技术公司
由低到高的转变时间：数据与控制
C
L
= 10pF的; ST = 1
3.5
ns
（43兆赫， 2像素/时钟， PIXS = 1）
4.5
ns
C
L
= 5pF的; ST = 0
由低到高的转变时间：数据与控制
C
L
= 10pF的; ST = 1
3.5
ns
（65兆赫， 1个像素/时钟， PIXS = 0）的
4.5
ns
C
L
= 5pF的; ST = 0
由低到高的转变时间： ODCK
C
L
= 10pF的; ST = 1
1.6
ns
（43兆赫， 2像素/时钟， PIXS = 1）
2.1
ns
C
L
= 5pF的; ST = 0
C
L
= 10pF的; ST = 1
1.6
ns
由低到高的转变时间： ODCK
（65兆赫， 1个像素/时钟， PIXS = 0）的
C
L
= 5pF的; ST = 0
2.1
ns
D
HLT
C
L
= 10pF的; ST = 1
3.0
ns
高到低转换时间：数据与控制
（43兆赫， 2像素/时钟， PIXS = 1）
4.2
ns
C
L
= 5pF的; ST = 0
C
L
= 10pF的; ST = 1
3.0
ns
高到低转换时间：数据与控制
（65兆赫， 1个像素/时钟， PIXS = 0）的
4.2
ns
C
L
= 5pF的; ST = 0
C
L
= 10pF的; ST = 1
1.5
ns
高到低转换时间： ODCK
（43兆赫， 1个像素/时钟， PIXS = 0）的
1.9
ns
C
L
= 5pF的; ST = 0
C
L
= 10pF的; ST = 1
1.5
ns
高到低转换时间： ODCK
（65兆赫， 1个像素/时钟， PIXS = 0）的
1.9
ns
C
L
= 5pF的; ST = 0
数据，DE， VSYNC ， HSYNC和CTL [3： 1]建立时间
T
格局
C
L
= 10pF的; ST = 1
3.6
ODCK下降沿（ OCK_INV = 0） ，或ODCK上升
3.0*
ns
边缘（ OCK_INV = 1）
18.4
ns
C
L
= 5pF的; ST = 0
* OCK_INV = 1
19.0*
数据，DE， VSYNC ， HSYNC和CTL [3： 1]保持时间从C
L
= 10pF的; ST = 1
T
HOLD
8.0
ns
ODCK下降沿（ OCK_INV = 0）或从ODCK上升
8.4*
边缘（ OCK_INV = 1）
24.0
ns
C
L
= 5pF的; ST = 0
* OCK_INV = 0
24.5*
R
CIP
ODCK周期时间（1个像素/时钟）
11.6
40
ns
F
CIP
ODCK频率（ 1像素/时钟）
25
86
兆赫
R
CIP
ODCK循环时间（2个像素/时钟）
23.3
80
ns
F
CIP
ODCK频率（ 2个像素/时钟）
12.5
43
兆赫
C
L
= 10pF的， ST = 1
5.0
R
CIH
ODCK高时间
4.4
ns
65兆赫，一个像素/时钟， PIXS = 0
3
C
L
= 5pF的， ST = 0
9.0
ns
43兆赫，这两个像素/时钟， PIXS = 1
3
C
L
= 10pF的， ST = 1
8.2
C
L
= 5pF的， ST = 0
C
L
= 10pF的， ST = 1
6
R
CIL
ODCK低电平时间
5
ns
65兆赫，一个像素/时钟， PIXS = 0
3
C
L
= 5pF的， ST = 0
9
ns
43兆赫，这两个像素/时钟， PIXS = 1
3
C
L
= 10pF的， ST = 1
9
C
L
= 5pF的， ST = 0
T
HSC
链接无效（ DE无效）到SCDT低
1
160
ms
5
链接无效（ Tx功率向下） SCDT低
200
250
ms
T
FSC
链接启用（ DE活动） ，以SCDT高
6
落下
40
DE边缘
T
CLKPD
延时从RXC +/-无效到高阻抗输出
RXC +/- = 25MHz的
10
s
T
CLKPU
延时从RXC +/-积极主动数据
RXC +/- = 25MHz的
100
s
T
PDL
延迟从PD / PDO低到高阻抗输出
8
ns
1
注意事项：
抖动定义为每DVI 1.0规格， 4.6节
抖动规格。
2
抖动时钟恢复单元以每DVI 1.0规格， 4.7节
电气测量程序。
3
输出时钟的占空比是独立的差分输入时钟的占空比和IDCK占空比。
4
的建立和保持时间的数据，并控制相对于ODCK上升沿（ OCK_INV = 1）是由设计在同一
如下降沿定时。
5
当发射器被断电测量（见的SiI / AN -0005 “的PanelLink基本设计/应用指南”第2.4节） 。
6
参考变送器数据表最低DE高电平和低电平时间
7
数据处于活动状态（即不三态） ，但尚未生效。数据和控制是有效的，只有当SCDT变高。见T
FSC
和
图7 。
矽映公司
4
如有更改，恕不另行通知
QQ：2881677436 复制
