Si5368
P
L I M I N A R
D
助教
S
ê （E T）
A
N Y
-R
一个T E
P
权证I S I O
C
1。· C k的
M
ü L T我P L I E
/J
I T T E
A
牛逼T E N个U一件T
描述
该Si5368是一个抖动衰减精密时钟乘法器
应用程序需要分1 ps的均方根抖动性能。该
Si5368接受四种的时钟输入，范围从2 kHz至
710 MHz和生成五个独立的，同步时钟
输出范围从2 kHz至945 MHz和选择
频率为1.4 GHz 。该器件可提供几乎任何
跨越这个工作频率转换组合
范围内。输出被从单独向下分
常见的来源。该Si5368输入时钟频率和时钟
倍率是可编程通过I
2
C或SPI
界面。该Si5368基于Silicon Laboratories的3rd-
代DSPLL
技术，它提供任何速率
在一个高度频率合成和抖动衰减
集成PLL的解决方案，消除了对外部
VCXO和环路滤波器元件。该DSPLL环路
带宽是数字可编程，提供抖动
在应用程序级别的性能优化。操作
从一个单一的1.8或2.5 V电源供电， Si5368非常适合
在提供高时钟倍频和抖动衰减
性能定时应用。
特点
生成从2kHz任何频率945兆赫
并选择频率为1.4 GHz的从输入
2千赫至710兆赫的频率
超低抖动时钟输出瓦特/抖动产生的
低至0.3 ps的均方根（ 50 kHz至80 MHz的）
具有可选的环路带宽集成环路滤波器
（ 60 Hz至8.4 kHz时）
满足OC- 192 GR- 253 -CORE抖动规范
四个时钟输入W /手动或自动
控制的无中断切换
具有可选的信号格式5个时钟输出
（ LVPECL ， LVDS ， CML ， CMOS ）
SONET帧同步切换和恢复
支持ITU G.709和自定义FEC比率
(255/238, 255/237, 255/236)
LOL ， LOS ， FOS报警输出
数字控制输出相位调整
I
2
C或SPI可编程设置
片上1.8或2.5 V± 10 ％的电压调节器
手术
小尺寸： 14× 14毫米100引脚TQFP
无铅，符合RoHS标准
应用
SONET / SDH OC- 48 / OC -192线卡
千兆/万兆以太网， 1/2/ 4/8 / 10GFC线卡
ITU G.709和自定义FEC线卡
无线基站
数据转换器时钟
xDSL的
SONET / SDH + PDH时钟合成
测试与测量
XTAL或参考时钟，
CKIN1
CKIN2
CKIN3
CKIN4
÷ N31
÷ N32
÷ N33
÷ N34
÷ N2
÷ NC3
CKOUT3
÷ NC1
CKOUT1
DSPLL
÷ NC2
CKOUT2
I
2
C / SPI端口
速率选择
时钟选择
延迟控制
FSYNC整治
设备中断
LOL / LOS / FOS报警
控制
输出时钟2
输入时钟3
输入时钟4
÷ NFS
CKOUT5/FS_OUT
VDD （ 1.8或2.5 V ）
GND
÷ NC4
CKOUT4
初步版本0.3 3/07
版权所有2007 Silicon Laboratories公司
Si5368
此信息适用于正在研发的产品。其特点和规格如有变更，恕不另行通知。
Si5368
表1.性能规格
(V
DD
= 1.8或2.5伏±10％ ，T
A
= -40 85 ℃）下
参数
温度范围
电源电压
符号
T
A
V
DD
I
DD
测试条件
民
–40
2.25
1.62
典型值
25
2.5
1.8
394
最大
85
2.75
1.98
435
单位
C
V
V
mA
电源电流
f
OUT
= 622.08兆赫
所有CKOUTs启用LVPECL
输出格式
只有CKOUT1启用
f
OUT
= 19.44 MHz的
所有CKOUTs启用
CMOS输出格式
只有CKOUT1启用
三态/休眠模式
—
—
—
253
278
284
321
mA
mA
—
—
0.002
229
待定
—
261
待定
710
mA
mA
兆赫
输入时钟频率
（ CKIN1 ， CKIN2 ， CKIN3 ，
CKIN4)
输入时钟频率
（ CKIN3 ，使用CKIN4作为
FSYNC输入）
输出时钟频率
（ CKOUT1 ， CKOUT2 ，
CKOUT3 ， CKOUT4 ， CKOUT5
作为第五个高速输出
PUT ）
使用CKOUT5作为帧同步
输出（ FS_OUT ）
差分电压摆幅
共模电压
CK
F
CK
F
CK
OF
输入频率和时钟mul-
tiplication比率确定
编程器件的PLL divid-
ERS 。咨询硅实验室
里斯组态软件
DSPLLsim或任意频率精密度
锡安时钟系列参考
在手册
www.silabs.com/tim-
ING
确定PLL分频
设置为一个给定的输入频率
昆西/时钟乘法
比例组合。
0.002
—
0.512
兆赫
0.002
970
1213
—
—
—
945
1134
1417
兆赫
CK
OF
0.002
—
710
兆赫
输入时钟（ CKIN1 ， CKIN2 ， CKIN3 ， CKIN4 ）
CKN
民进党
CKN
VCM
CKN
TRF
CKN
DC
1.8 V ±10%
2.5 V ±10%
上升/下降时间
占空比
20–80%
以较低者为准
0.25
0.9
1.0
—
40
50
—
—
—
—
—
—
1.9
1.4
1.7
11
60
—
V
PP
V
V
ns
%
ns
注意：
对于设备的规格更全面的列表，请参阅Silicon Laboratories的任意频率精密
时钟系列参考手册。此文件可从以下网址下载
www.silabs.com/timing 。
2
初步修订版0.3
Si5368
表1.性能规格（续）
(V
DD
= 1.8或2.5伏±10％ ，T
A
= -40 85 ℃）下
参数
符号
测试条件
民
典型值
最大
单位
输出时钟（ CKOUT1 ， CKOUT2 ， CKOUT3 ， CKOUT4 ， CKOUT5 / FS_OUT ）
共模
差分输出摆幅
单端输出摆幅
PLL性能
抖动产生
J
根
f
OUT
= 622.08兆赫，
LVPECL输出格式
50 kHz至80 MHz的
12 kHz至20 MHz的
抖动转移
外部参考抖动
转让
相位噪声
J
PK
J
PKEXTN
CKO
PN
f
OUT
= 622.08兆赫
100 Hz的偏移
1 kHz偏置
10 kHz偏置
100 kHz偏置
1 MHz偏移
次谐波噪声
杂散噪声
包
热阻结
到环境
θ
JA
静止的空气中
—
40
—
摄氏度/ W
SP
subh
相位噪声@ 100 kHz偏置
SP
带动
最大鞭策@ N X F3
（N > 1，N X F3 < 100兆赫）
—
0.3
待定
ps的均方根
V
OCM
V
OD
V
SE
LVPECL
100
负载
线对线
V
DD
– 1.42
1.1
0.5
—
—
—
V
DD
– 1.25
1.9
0.93
V
V
DD
VPP
—
—
—
—
—
—
—
—
—
—
0.3
0.05
待定
待定
待定
待定
待定
待定
待定
待定
待定
0.1
待定
待定
待定
待定
待定
待定
待定
待定
ps的均方根
dB
dB
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的
dBc的
注意：
对于设备的规格更全面的列表，请参阅Silicon Laboratories的任意频率精密
时钟系列参考手册。此文件可从以下网址下载
www.silabs.com/timing 。
初步修订版0.3
3
Si5368
155.52兆赫， 622.08 MHz的出
0
-20
相位噪声（ dBc的/赫兹）
-40
-60
-80
-100
-120
-140
-160
100
1000
10000
100000
1000000
10000000
100000000
OFFSET频率（Hz ）
图1.典型相位噪声图
表2.绝对最大额定值
参数
直流电源电压
LVCMOS输入电压
结温
存储温度范围
ESD HBM宽容（ 100 PF ， 1.5千欧）
MM ESD容差
闭锁宽容
符号
V
DD
V
DIG
T
JCT
T
英镑
价值
-0.5至2.75
-0.3 （V
DD
+ 0.3)
-55到150
-55到150
2
200
JESD78标准
单位
V
V
C
C
kV
V
注意：
如果绝对最大额定值超过可能出现永久性损坏设备。功能操作应
仅限于在本数据表的操作部分规定的条件。暴露在绝对最大
额定条件下，长时间可能会影响器件的可靠性。
4
初步修订版0.3
Si5368
图2. Si5368典型应用电路（I
2
C控制模式）
图3. Si5368典型应用电路（ SPI控制模式）
初步修订版0.3
5
QQ：2881677436 复制
