半导体
SD60C32 / P ， SD60C52 / P
CMOS单组分8位微
描述
该AUK 60C32 / P 60C52 / P是制造为AUK一个高性能微控制器
高密度CMOS技术。该AUK CMOS技术结合了高速
MOS的密度特性与CMOS的低功耗特性。
该60C52包含8K × 8 ROM ，一个256 × 8的RAM ， 32个I / O口线， 3 16位计数器/定时器，
六源码，两个优先级嵌套中断结构，对于无论是多一个串行I / O端口
处理器通信， I / O扩展或全双工UART和片上振荡器和
时钟电路。
此外，该装置具有的功率减少空闲模式两种软件可选模式
和掉电模式。在空闲模式下冻结CPU而RAM ，定时器，
串行口和中断系统继续工作。
掉电方式保存RAM中的内容，但冻结振荡器，导致所有其他
芯片的功能是不起作用的。
特点
8位CPU用于控制应用进行了优化。
引脚对引脚与Intel的80C52 / 80C32兼容。
256字节片内数据RAM中。
60C52低功耗CPU而已。
32个可编程I / O线。
三个16位定时器/计数器。
兼容TTL和CMOS逻辑电平
64K外部程序存储器空间和数据存储器空间
.
MCS- 51完全兼容的指令集
一旦
TM
（ ON-电路仿真）模式
功率控制模式
-idle模式
- 电源关断模式
6个中断源
订购信息
型号
SD60C32
SD60C52
记号
SD60C32
SD60C52
封装代码
PLCC44
PLCC44
型号
SD60C32P
SD60C52P
记号
SD60C32
SD60C52
封装代码
DIP40
DIP40
外形尺寸
40
0.695
0.685
0.656
0.650
(17.653)
(17.399)
(16.662)
(16.510)
0.042(1.067) 45
0.048 (1.219)
21
单位：mm
13.4
±
0.2
M
A1
X5
15.24
(17.653)
(17.399)
(16.662)
(16.510)
1
20
0.695
0.685
0.656
0.650
MIN 0.020 （ 0.508 ）
50.7±0.2
4.5 0.3
±
±
飞机座位
0.050 (1.270)
基面
0.5MIN
0.180 (4.572)
0.165 (4.191)
0.120 (3.048)
0.090 (2.286)
0.630 (16.002)
0.590 (14.906)
1.22TYP
2.54
1 . 4
±
0 . 1
0 . 5
±
0 . 1
PLCC44
KSI-W015-000
DIP40
1
3 . 5
±
0 . 3
0.25
o
SD60C32 / P SD60C52 / P
引脚配置
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
RxD/P3.0
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
WR/P3.6
RD/P3.7
XTAL2
XTAL1
V
SS
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
38
37
36
35
34
33
32
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / V
P P
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
P2.0/A8
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
7
8
9
10
11
12
13
14
15
16
17
P1.4
P1.3
T2EX/P1.1
2
39
P0.0/AD0
44
43
42
41
40
6
5
4
3
2
1
P1.2
P1.1/T2EX
P1.0/T2
NC
V
CC
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
T2/P1.0
1
40
V
C C
39
38
37
36
35
40DIP
31
30
29
28
27
26
25
24
23
22
21
44PLCC
34
33
32
31
30
29
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / V
PP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
21
22
24
25
18
19
20
23
26
27
引脚说明
V
CC
：引脚40 （ DIP40 ） ， PIN 44 （ PLCC44 ）
在正常，空闲和掉电操作电源电压。
V
SS
：引脚20 （ DIP 40 ） ， 22引脚（ PLCC44 ）
电路接地。
端口0 ：引脚32 39 （ DIP 40 ） ， PIN 36 43 （ PLCC44 ）
P0口是一个8位漏极开路双向I / O口。作为输出
每个端口引脚可以吸收几个LS TTL输入。 P0口具有1的
写入到其中的浮动，并在该状态下，可作为高阻抗输入。
P0口也访问期间复低位地址和数据总线
外部程序和数据存储器。
在此应用中它发射的1和源时使用强大的内部上拉
沉几种LS TTL输入。端口0在程序校验时，输出指令字节
在60C52的外部上拉过程中程序验证是必需的电阻。
端口1 ：引脚1 8 （ DIP 40 ） ，PIN 2 9 （ PLCC44 ）
端口1的输出缓冲器可驱动LSI TTL输入。
端口1是一个8位双向I / O和内部上拉电阻的端口。
P1口具有1的写入它们的拉高由内部上拉，
并且在该状态下可以作为输入。作为输入使用时， P1口是外部
被拉低时将输出，因为内部上拉电阻的电流
KSI-W015-000
3
WR/P3.6
RD/P3.7
XTAL2
XTAL1
V
SS
NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
A12/P2.4
28
SD60C32 / P SD60C52 / P
引脚说明（续）
此外，端口1提供的以下特殊功能的60C52的功能。
端口引脚
P1.0
P1.1
备用功能
T2 （外部计数输入到定时器/计数器2 ）
T2EX （定时器/计数器2捕捉/重装触发和方向控制）
端口1收到时确认ROM的低位地址字节。
端口2
：引脚21 28 （ 40DIP ） ，引脚24 31 （ 44PLCC ）
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2输出缓冲器可
驱动LS TTL输入。
P2口具有1的写入它们的拉高由内部上拉，并在
该状态可以被用作输入。
作为输入，端口2引脚被外部拉低
低会由于内部上拉电阻的电流。
端口2在从外部程序存储器取指令发出的高位地址字节
并且在使用16位地址外部数据存储器访问（ MOVX @ DPTR ） 。
在这种应用中，它使用强大的内部上拉发送1 。期间访问
使用8位地址（ MOVX @ RI）外部数据存储器，端口2发出的内容
的P2特殊功能寄存器
端口3 ：引脚10 17 （ DIP 40 ） ， PIN 13 19 （ PLCC44 ）
端口3是一个8位双向I / O和内部上拉电阻的端口。端口3输出缓冲器可
驱动LS TTL输入。 P3口具有1的写入它们的拉高由内部
上拉，并在该状态下可以作为输入。作为输入使用时， P3口是外部
被拉低时将输出，因为上拉电阻的电流。
端口3也可以用的MCS- 51系列的各种特殊功能的功能，
如在下面列出：
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
PIN号
10
11
12
13
14
15
16
17
备用功能
RXD （串行输入端口）
TXD （串行输出端口）
INT0 （外部中断0 ）
INT1 （外部中断1 ）
T0 （定时器0外部输入）
T1（定时器1外部输入）
WR （外部数据存储器写选通）
RD （外部数据存储器读选通）
KSI-W015-000
4
SD60C32 / P SD60C52 / P
RST ： 9 PIN （ DIP40 ） ， PIN 10 （ PLCC44 ）
复位输入。高该引脚上出现两个机器周期振荡器运行时
重置设备。内部下拉电阻允许上电复位与
仅连接到V的电容器
CC
.
ALE ：引脚30 （ DIP40 ） ， PIN 33 （ PLCC44 ）
地址锁存使能输出脉冲用于锁存地址的低字节
在访问外部存储器。
在正常操作ALE以1/6的振荡频率，以恒定速率，
并可以用于外部定时或时钟的目的。
注：但是，一个ALE脉冲在每次访问外部跳过
数据存储器。
该引脚也是在EPROM编程的编程输入脉冲PROG 。
PSEN ：引脚29 （ DIP 40 ） ，引脚32 （ PLCC44 ）
程序存储使能的读选通外部程序存储器。当60C52
执行外部程序存储器代码， PSEN在每个机器启动两次
周期，所不同的是2的PSEN激活则在每次访问外部跳过
数据存储器。 PSEN在从内部程序存储器取指没有被激活。
EA ：引脚31 （ DIP 40 ） ， 35引脚（ PLCC44 ）
外部访问允许。 EA必须到V
SS
为了使该装置
获取外部程序存储器位置的代码开始0000H到FFFFH 。
如果EA绑到V
CC
该装置从内部程序存储器执行，除非
程序计数器包含一个地址超过0FFFH更大。
XTAL1 ： 19脚（ DIP 40 ） ，引脚21 （ PLCC44 ）
输入到振荡器反相放大器和输入到内部时钟发生器电路。
XTAL2 ：引脚18 （ DIP 40 ） ，引脚20 （ PLCC44 ）
振荡器反相放大器的输出ER
0晶体振荡器
XTAL2
NC ： PIN1 ， 12 ， 23 ， 34 （ PLCC44 ）
非连接引脚。
30pF
30pF
XTAL1
V
SS
KSI-W015-000
5
半导体
SD60C32 / P ， SD60C52 / P
CMOS单组分8位微
描述
该AUK 60C32 / P 60C52 / P是制造为AUK一个高性能微控制器
高密度CMOS技术。该AUK CMOS技术结合了高速
MOS的密度特性与CMOS的低功耗特性。
该60C52包含8K × 8 ROM ，一个256 × 8的RAM ， 32个I / O口线， 3 16位计数器/定时器，
六源码，两个优先级嵌套中断结构，对于无论是多一个串行I / O端口
处理器通信， I / O扩展或全双工UART和片上振荡器和
时钟电路。
此外，该装置具有的功率减少空闲模式两种软件可选模式
和掉电模式。在空闲模式下冻结CPU而RAM ，定时器，
串行口和中断系统继续工作。
掉电方式保存RAM中的内容，但冻结振荡器，导致所有其他
芯片的功能是不起作用的。
特点
8位CPU用于控制应用进行了优化。
引脚对引脚与Intel的80C52 / 80C32兼容。
256字节片内数据RAM中。
60C52低功耗CPU而已。
32个可编程I / O线。
三个16位定时器/计数器。
兼容TTL和CMOS逻辑电平
64K外部程序存储器空间和数据存储器空间
.
MCS- 51完全兼容的指令集
一旦
TM
（ ON-电路仿真）模式
功率控制模式
-idle模式
- 电源关断模式
6个中断源
订购信息
型号
SD60C32
SD60C52
记号
SD60C32
SD60C52
封装代码
PLCC44
PLCC44
型号
SD60C32P
SD60C52P
记号
SD60C32
SD60C52
封装代码
DIP40
DIP40
外形尺寸
40
0.695
0.685
0.656
0.650
(17.653)
(17.399)
(16.662)
(16.510)
0.042(1.067) 45
0.048 (1.219)
21
单位：mm
13.4
±
0.2
M
A1
X5
15.24
(17.653)
(17.399)
(16.662)
(16.510)
1
20
0.695
0.685
0.656
0.650
MIN 0.020 （ 0.508 ）
50.7±0.2
4.5 0.3
±
±
飞机座位
0.050 (1.270)
基面
0.5MIN
0.180 (4.572)
0.165 (4.191)
0.120 (3.048)
0.090 (2.286)
0.630 (16.002)
0.590 (14.906)
1.22TYP
2.54
1 . 4
±
0 . 1
0 . 5
±
0 . 1
PLCC44
KSI-W015-000
DIP40
1
3 . 5
±
0 . 3
0.25
o
SD60C32 / P SD60C52 / P
引脚配置
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
RxD/P3.0
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
WR/P3.6
RD/P3.7
XTAL2
XTAL1
V
SS
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
38
37
36
35
34
33
32
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / V
P P
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
P2.0/A8
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
7
8
9
10
11
12
13
14
15
16
17
P1.4
P1.3
T2EX/P1.1
2
39
P0.0/AD0
44
43
42
41
40
6
5
4
3
2
1
P1.2
P1.1/T2EX
P1.0/T2
NC
V
CC
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
T2/P1.0
1
40
V
C C
39
38
37
36
35
40DIP
31
30
29
28
27
26
25
24
23
22
21
44PLCC
34
33
32
31
30
29
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / V
PP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
21
22
24
25
18
19
20
23
26
27
引脚说明
V
CC
：引脚40 （ DIP40 ） ， PIN 44 （ PLCC44 ）
在正常，空闲和掉电操作电源电压。
V
SS
：引脚20 （ DIP 40 ） ， 22引脚（ PLCC44 ）
电路接地。
端口0 ：引脚32 39 （ DIP 40 ） ， PIN 36 43 （ PLCC44 ）
P0口是一个8位漏极开路双向I / O口。作为输出
每个端口引脚可以吸收几个LS TTL输入。 P0口具有1的
写入到其中的浮动，并在该状态下，可作为高阻抗输入。
P0口也访问期间复低位地址和数据总线
外部程序和数据存储器。
在此应用中它发射的1和源时使用强大的内部上拉
沉几种LS TTL输入。端口0在程序校验时，输出指令字节
在60C52的外部上拉过程中程序验证是必需的电阻。
端口1 ：引脚1 8 （ DIP 40 ） ，PIN 2 9 （ PLCC44 ）
端口1的输出缓冲器可驱动LSI TTL输入。
端口1是一个8位双向I / O和内部上拉电阻的端口。
P1口具有1的写入它们的拉高由内部上拉，
并且在该状态下可以作为输入。作为输入使用时， P1口是外部
被拉低时将输出，因为内部上拉电阻的电流
KSI-W015-000
3
WR/P3.6
RD/P3.7
XTAL2
XTAL1
V
SS
NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
A12/P2.4
28
SD60C32 / P SD60C52 / P
引脚说明（续）
此外，端口1提供的以下特殊功能的60C52的功能。
端口引脚
P1.0
P1.1
备用功能
T2 （外部计数输入到定时器/计数器2 ）
T2EX （定时器/计数器2捕捉/重装触发和方向控制）
端口1收到时确认ROM的低位地址字节。
端口2
：引脚21 28 （ 40DIP ） ，引脚24 31 （ 44PLCC ）
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2输出缓冲器可
驱动LS TTL输入。
P2口具有1的写入它们的拉高由内部上拉，并在
该状态可以被用作输入。
作为输入，端口2引脚被外部拉低
低会由于内部上拉电阻的电流。
端口2在从外部程序存储器取指令发出的高位地址字节
并且在使用16位地址外部数据存储器访问（ MOVX @ DPTR ） 。
在这种应用中，它使用强大的内部上拉发送1 。期间访问
使用8位地址（ MOVX @ RI）外部数据存储器，端口2发出的内容
的P2特殊功能寄存器
端口3 ：引脚10 17 （ DIP 40 ） ， PIN 13 19 （ PLCC44 ）
端口3是一个8位双向I / O和内部上拉电阻的端口。端口3输出缓冲器可
驱动LS TTL输入。 P3口具有1的写入它们的拉高由内部
上拉，并在该状态下可以作为输入。作为输入使用时， P3口是外部
被拉低时将输出，因为上拉电阻的电流。
端口3也可以用的MCS- 51系列的各种特殊功能的功能，
如在下面列出：
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
PIN号
10
11
12
13
14
15
16
17
备用功能
RXD （串行输入端口）
TXD （串行输出端口）
INT0 （外部中断0 ）
INT1 （外部中断1 ）
T0 （定时器0外部输入）
T1（定时器1外部输入）
WR （外部数据存储器写选通）
RD （外部数据存储器读选通）
KSI-W015-000
4
SD60C32 / P SD60C52 / P
RST ： 9 PIN （ DIP40 ） ， PIN 10 （ PLCC44 ）
复位输入。高该引脚上出现两个机器周期振荡器运行时
重置设备。内部下拉电阻允许上电复位与
仅连接到V的电容器
CC
.
ALE ：引脚30 （ DIP40 ） ， PIN 33 （ PLCC44 ）
地址锁存使能输出脉冲用于锁存地址的低字节
在访问外部存储器。
在正常操作ALE以1/6的振荡频率，以恒定速率，
并可以用于外部定时或时钟的目的。
注：但是，一个ALE脉冲在每次访问外部跳过
数据存储器。
该引脚也是在EPROM编程的编程输入脉冲PROG 。
PSEN ：引脚29 （ DIP 40 ） ，引脚32 （ PLCC44 ）
程序存储使能的读选通外部程序存储器。当60C52
执行外部程序存储器代码， PSEN在每个机器启动两次
周期，所不同的是2的PSEN激活则在每次访问外部跳过
数据存储器。 PSEN在从内部程序存储器取指没有被激活。
EA ：引脚31 （ DIP 40 ） ， 35引脚（ PLCC44 ）
外部访问允许。 EA必须到V
SS
为了使该装置
获取外部程序存储器位置的代码开始0000H到FFFFH 。
如果EA绑到V
CC
该装置从内部程序存储器执行，除非
程序计数器包含一个地址超过0FFFH更大。
XTAL1 ： 19脚（ DIP 40 ） ，引脚21 （ PLCC44 ）
输入到振荡器反相放大器和输入到内部时钟发生器电路。
XTAL2 ：引脚18 （ DIP 40 ） ，引脚20 （ PLCC44 ）
振荡器反相放大器的输出ER
0晶体振荡器
XTAL2
NC ： PIN1 ， 12 ， 23 ， 34 （ PLCC44 ）
非连接引脚。
30pF
30pF
XTAL1
V
SS
KSI-W015-000
5
QQ：2880707522 复制
