飞利浦半导体
初步speci fi cation
多标准子母画面（ PIP ）
调节器
特点
双窗口画面，画中画（ PIP ）的隔行扫描或
在8位分辨率逐行扫描模式
内置1兆位DRAM
三个8位模拟 - 数字转换器（ADC ） （7位
性能）与对每个采集钳位电路
通道
一个PLL ，它产生的行同步时钟的
子信道
一个PLL ，它产生的行同步时钟的
主显示器频道
3个8位数字 - 模拟转换器（DAC ）
线性放大两对水平和垂直方向
子信道
线性放大水平方向的主渠道。
概述
该SAB9081是一个多标准画中画控制器，它可以
在双窗口的应用程序中使用。该SAB9081
插入一个或两个尺寸减小到现场视频信号
另一个现场视频信号。输入的视频信号是
预计将模拟基带信号。
快速参考数据
符号
供应
V
DDD
V
DDA
I
DDD
I
DDA
PLL
f
CLK （ SYS ）
B
环
t
抖动
ζ
系统时钟频率
环路带宽
短期稳定性
阻尼系数
峰 - 峰抖动为64
s
1792
×
f
HSYNC
28
4
0.7
4
数字电源电压
模拟电源电压
数字电源电流
模拟电源电流
3.0
3.0
140
3.3
3.3
50
165
参数
条件
分钟。
典型值。
SAB9081
转换为数字环境中对芯片进行
配合ADC 。处理的视频数据，并存储为
完全在数字域中完成。转换回
模拟域是由DAC的完成。
由锁相环其锁定在产生内部时钟
应用的水平和垂直同步信号。
主输入信道由一个水平方向压缩
两个因素，并直接馈送到输出端。后
压缩，两个横向扩展是可能的
的主要渠道。
子信道也是水平通过压缩
两个因素而存储在存储器中之前被馈送到
输出。
马克斯。
单位
3.6
3.6
210
V
V
mA
mA
兆赫
千赫
ns
订购信息
TYPE
数
包
名字
描述
VERSION
SOT317-2
SAB9081H QFP100塑料四方扁平的封装; 100引脚（引脚长度1.95毫米） ;
身体14
×
20
×
2.8 mm
1999年11月12日
2
本文在这里白迫使横向页面，通过正确的Acrobat中reader.This文本的PDF浏览时旋转是在这里
_white
强制横向页面，通过正确的Acrobat中reader.This文字的PDF浏览时旋转是在这里工作本的文字是在这里
白迫使横向页面被正确通过Acrobat Reader的PDF格式浏览时旋转。白迫使横向页面被...
1999年11月12日
SU
SV
SY
V偏压（SA）的
Vref的（T）， （SA）的
Vref的（B）的（SA）的
SHSYNC
SVsync
框图
飞利浦半导体
VSSA （ MA） VDDA （ DA ） VDDD （ DA ） VSSD （ P1 ） VDDD （ RP ） VSSD （ RL ） VDDD （ RM ） VDDD （ P2 ）
VDDA （ MF ） VDDA （ MA） VSSA （ DA ） VSSD （ DA ） VDDD （ P1 ） VDDD （ RL ） VSSD （ RM ） VSSD （ RP ） VSSD （ P2 ）
3
79
81
83
84
82
80
CLAMP和ADC
横
和
垂直
滤波器
4
5
6
7
14
15
16
17
20
39
40
41
42
61
64
65
手册，全页宽
多标准子母画面（ PIP ）
调节器
VSSD （D ） VDDA （ SA ） VDDA （ SF ） VDDD （ SA ）
VDDD （D）的VSSA （SA）， VSSD （SA）的
66
67
76
77
78
85
86
8
10
12
DAC和缓冲
9
11
13
DY
DV
DU
V偏压（DA）的
Vref的（T）， （DA）的
Vref的（B）中（DA）的
87
72
PLL和时钟
发电机
直插式内存
内部DRAM
显示
控制
69
68
PKOFF
FBL
VSSD(T1)
和
VSSD(T2)
VSSD(T3)
VSSD(T4)
to
VSSD(T7)
VSSD(T8)
和
VSSD(T9)
DCLK
TC
T5为T0
18, 19
3
MU
MY
MV
VBIAS （ MA）
VREF （ T） （ MA）
VREF （ B） （ MA）
DHSYNC
DVSYNC
2
98
100
97
99
1
CLAMP和ADC
横
滤波器
2
30
SAB9081
4
48至51
62, 63
94
70
PLL和时钟
发电机
19
89
VDDA （SP）的
90
91
92
95
96
21至29日， 31日，
52至60
北卡罗来纳州
POR
I
2
C总线
控制
TEST
控制
71
38
3237
6
75
74
73
88
T6
SCL
93
T7
44
TM
43
45
46
47
MGM836
初步speci fi cation
VSSA （DP）的
VDDD （ MA）
VSSD （ MA）
SDA
TCBD
TCLK
TCBR
SAB9081
VSSA （SP）的
VDDA （DP）的
TCBC
图1框图。
飞利浦半导体
初步speci fi cation
多标准子母画面（ PIP ）
调节器
符号
北卡罗来纳州
V
SSD （ RP ）
V
SSD(T8)
和V
SSD(T9)
V
DDD(P2)
V
SSD(P2)
V
SSD （ D）
V
DDD(D)
FBL
PKOFF
DVSYNC
DCLK
SVsync
SCL
SDA
POR
V
DDA （ SA ）
V
SSA （SA）的
V
DDA （ SF ）
SU
V
参考文献（B）的（SA）的
SV
V
参考文献（T）， （SA）的
SY
V
BIAS （ SA ）
V
固态盘（SA）的
V
DDD （ SA ）
SHSYNC
T6
V
DDA （ SP ）
V
SSA （ SP ）
V
SSA （ DP ）
V
DDA （ DP ）
T7
DHSYNC
V
DDD （ MA）
V
SSD （ MA）
V
偏置（ MA）
MY
V
REF（ T） （ MA）
MV
针
52至60
61
62和63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
TYPE
S
S
S
S
S
S
O
O
I
I
I
I / O
I / O
I
S
S
S
I
I / O
I
I / O
I
I / O
S
S
I
I / O
S
S
S
S
I / O
I
S
S
I / O
I
I / O
I
没有连接
内存外围数字地
测试数字地
数字电源电压为周
对于外围数字地
数字核心数字地
数字供电电压数字内核
描述
SAB9081
快速消隐控制信号输出（ CMOS电平; + 5V容限）
峰值断控制信号输出（ CMOS电平; + 5V容限）
垂直同步显示通道输入（ CMOS电平; + 5V容限）
测试时钟输入（ 28兆赫; CMOS电平）
对于子信道输入垂直同步信号（ CMOS电平; + 5V容限）
输入/输出的串行时钟（我
2
C总线; CMOS电平; + 5V容限）
输入/输出串行数据/确认输出（I
2
C总线; + 5V容限）
上电复位输入（ CMOS电平;上拉电阻连接到V
DD
)
模拟电源电压ADC的子信道
对于子信道的ADC模拟地
模拟电源电压子信道前端缓冲器和夹具
模拟U输入的子信道
输入/输出的模拟下基准电压为子信道的ADC
模拟V输入的子信道
输入/输出的模拟上基准电压为子信道的ADC
对于子信道模拟Y输入
模拟偏置参考电压为子信道的ADC
对于子信道的ADC数字地
数字电源电压为子信道的ADC
水平同步输入子信道（V
i
＆ LT ; V
SHSYNC
)
测试数据输入/输出7位（ CMOS电平）
模拟电源电压子信道PLL
对于子信道PLL模拟地
显示通道PLL模拟地
模拟电源电压用于显示频道的PLL
测试数据输入/输出6位（ CMOS电平）
水平同步输入显示通道（V
i
＆ LT ; V
DHSYNC
)
数字供电电压主通道ADC
主通道ADC数字地
模拟偏置参考电压主通道ADC
主通道模拟Y输入
顶级的模拟参考电压主通道ADC
模拟V输入的主渠道
1999年11月12日
5
QQ：2881677436 复制
