【集成电路数据表SAA7196数字视频解码器，洁牙机和时钟发生器电路（ DESCPro ）产品spec】,IC型号SAA7196H,SAA7196H PDF资料,SAA7196H经销商,ic,电子元器件-51电子网

集成电路

数据表

SAA7196

数字视频解码器，洁牙机和

时钟发生器电路（ DESCPro ）

产品speci fi cation

在集成电路， IC22文件

1996年11月04

飞利浦半导体

产品speci fi cation

数字视频解码器，洁牙机和时钟

发生器电路（ DESCPro ）

7.1

7.1.1

7.1.2

7.1.3

7.2

7.3

7.3.1

7.3.2

7.3.3

7.3.4

7.4

7.4.1

7.4.2

7.4.3

7.4.3.1

7.4.4

7.4.5

7.4.5.1

7.4.5.2

7.4.5.3

7.4.6

7.4.7

7.4.8

7.4.9

7.4.10

7.4.10.1

7.4.10.2

7.4.10.3

7.4.10.4

7.4.11

7.4.12

7.5

8.1

8.2

8.3

8.4

特点

概述

快速参考数据

订购信息

框图

钉扎

功能说明

解码器的一部分

色度处理器

亮度处理器

同步

扩展端口（见图2）

显示器控制BCS （见图2）

亮度和对比度控制;看

表1和表2

饱和度控制;参照表3

RTCO输出引脚44 （参见图11 ）

RTS1和RTS0输出（管脚34和35）

倍线器部分

抽取滤波器

立式加工（ VPU_Y ）

RGB矩阵

反伽玛ROM表

色度信号抠像

规模控制和垂直区域

垂直分流区

垂直缩放区域

垂直区域（参见图12 ）

输出数据的表示和水平

输出FIFO寄存器和端口VRAM

VRAM端口过户手续

数据突发传输模式

透明数据传输模式

隔行处理

（比特，子地址20 ）

INCADR时机

单色格式（参见表10）

VRAM端口规格

现场处理

操作周期

上电复位

编程模型

C总线格式

C总线状态信息

解码器的一部分

倍线器部分

12.1

14.1

14.2

14.3

14.4

极限值

特征

处理延迟

SAA7196

应用信息

编程示例

包装外形

焊接

介绍

再溢流焊接

波峰焊

修复焊接接头

释义

生命支持应用

购买飞利浦的我

C组分

1996年11月04

飞利浦半导体

产品speci fi cation

数字视频解码器，洁牙机和时钟

发生器电路（ DESCPro ）

特点

C总线控制

26.8 MHz的只有一个晶振要求

在芯片上的时钟发生器。

概述

SAA7196

数字8位亮度输入[视频（ Y）或CVBS ]

数字8位色度输入[ CVBS或C从CVBS ，

Y / C ， S端子（ S- VHS或Hi8型） ]

亮度和色度信号处理为主要

标准PAL，NTSC和SECAM

水平和垂直同步检测全部达标

用户可编程峰值亮度光圈

更正

兼容基于内存的功能（行锁定

时钟，方形像素）

由色度梳状滤波串色抑制

对于NTSC或特殊串色消除的

SECAM

对于PAL纠正色差信号UV延迟线

相位误差

每六百四分之七百六十八活跃样本方形像素格式

LINE

双向扩展端口（ YUV总线）支持

780的数据传输速率

（NTSC）和944

（ PAL ，

SECAM）在4 ：2：2格式

对亮度，对比度，色调和饱和度控制

标输出

下缩放视频窗口与1023活跃

每一行的取样和每帧1023个有效行到

任意大小的窗口

对于规模提高信号质量的2D数据处理

亮度数据，特别适用于压缩应用

色度键（ α -代）

YUV到RGB的会话包括反伽马

对于RGB ROM表

16个字的输出FIFO（ 32位字）

输出可配置为32位， 24位和16位

视频数据总线

缩放的16位4 ：2：2 YUV输出

缩放的15位的RGB （ 5-5-5 +α）和24位（ 8-8-8 +α）

产量

缩放的8位单色输出

行增量，场序（奇数/偶数，

隔行扫描/非隔行扫描）和垂直复位控制

简单的存储器接口

的可缩放视频数据的连续数据脉冲串输出

或连续数据输出与相应的限定词

信号的

实时状态信息

CMOS电路SAA7196 ，数字视频解码器，缩放器

和时钟发生器（ DESCPro ），是一种高度集成的

电路桌面视频应用。它结合了

数字多标准解码器的功能（ SAA7191B ）

一个数字视频缩放器（ SAA7186 ）和时钟发生器

(SAA7197).

该解码器是基于行锁定时钟的原理

解码。它运行在方形像素频率来实现

正确的纵横比。显示器的控制提供给

保证最佳的显示。

四个数据端口支持：

端口CVBS7到输入接口的CVBS0 ;在Y / C使用

模式（见图1）来解码数字化的亮度和

色度信号（数字化的两个外部模数转换器）。

在正常模式下，仅该输入端口用于与只有一个

ADC是必要的（参见图4 ）

端口CHR 7到输入接口的CHR0 ;在Y / C使用

模式（见图1）来解码数字化的亮度和

色度信号（数字化的两个外部模数转换器）

32位的VRAM输出端口;接口给视频存储器。

它输出该缩小的视频数据;不同的格式

和操作模式是由该电路支持

16位扩展端口;这是一个双向端口。

在一般情况下，它确定为从已知的数字YUV

在SAA71x1系列数字解码器。此外，该

扩展端口可以被配置为发送从数据

解码器单元或接收外部数据输入到

定标器。在输入模式下的时钟速率和/或同步

信号可以由外部数据源被传递。

解码器和定标器单元可以在不同的时钟速率运行。

该解码器的处理始终与线运行

锁定时钟（LLC）。这个时钟是从CVBS衍生

信号和适合最适合基于存储器的视频

处理; LLC时钟始终存在。定标器

时钟可以由LLC时钟或外部驱动

时钟根据膨胀的结构

端口。

1996年11月04

飞利浦半导体

产品speci fi cation

数字视频解码器，洁牙机和时钟

发生器电路（ DESCPro ）

该电路是我

C总线控制。在我

C总线接口

由LLC主频为确保适当的控制。

在我

C总线的控制是相同的，所述SAA7194的。

它分为两部分：

子地址00H到1FH的解码器部分

（表16和表17）

子地址20H到3FH的定标器的一部分

（表29和表30 ）。

3快速参考数据

测得的，在整个电压和温度范围。

符号

DD （ TOT ）

BCK

AMB

电源电压

总电源电流

数据输入电平

数据输出电平

输入时钟频率

工作环境温度

参数

分钟。

4.5

180

典型值。

SAA7196

的子地址的定标器部分的编程

成为在所述第一垂直同步（ VS）的脉冲后有效

的变速器。

马克斯。

5.5

280

单位

TTL兼容

兆赫

°C

订购信息

包

类型编号

名字

SAA7196H

QFP120

描述

塑料四方扁平的封装; 120引脚（引脚长度1.95毫米） ;

身体28

3.4毫米;高待机的高度

VERSION

SOT349-1

1996年11月04

产品speci fi cation

SAA7196

译码器部分的图1的方框图（续图2 ）。

手册，全页宽

1996年11月04

VDDD1到VDDD7

RTCO

76, 105

CGCE

CTST

14, 31, 45, 61,

77, 91, 106

16, 30, 47, 60,

75, 104, 120

VSSD1到VSSD7

飞利浦半导体

框图

国内

连接的

水库

CGC

SAA7196

解码器的一部分

HREF

色度处理器

8 UV7到UV0

Y7到Y0

CHR7

CHR0

13 6

输入

接口

亮度

处理器

VDD

VSS

时钟

时钟A

HS ， VS

状态

SYNC

PLIN

CVBS7

CVBS0

24 17

数字视频解码器，洁牙机和时钟

发生器电路（ DESCPro ）

C总线

控制

同步

时钟A

发电机

HSY

HCL

控制和

状态和

从定标器的一部分

LFCO

RTS1

RTS0

GPSW1

定标器

部分

GPSW2

港口及

状态

SDA

CREF

有限责任公司

SCL

CSA

XTALI

CREF

VDDA

VSSA

XTAL

有限责任公司

MHA381