飞利浦半导体
产品speci fi cation
80C51的8位微控制器系列
2K / 64 OTP / ROM ，我
2
C，低引脚数
83C751/87C751
引脚说明
PIN号
助记符
V
SS
V
CC
P0.0–P0.2
DIP /
SSOP
12
24
8–6
LCC
14
28
9–7
TYPE
I
I
I / O
电路的地电位
在正常，空闲和掉电操作电源电压。
端口0 ：
端口0是一个3位漏极开路的双向端口。 P0口有写信给他们1秒浮，
并且在该状态可作为高阻抗输入。端口0也用作串行I
2
C
界面。当该功能被激活的软件， SCL和SDA是根据驱动为低电平
与我
2
C协议。这些引脚被拉低，如果端口寄存器位写一个0或者如果我
2
C
子系统提出了一个0引脚的状态总是可以从端口寄存器的读
程序。
为了符合我
2
C规范， P0.0和P0.1的漏极开路双向I / O引脚
在下面的表格中列出的电气特性。虽然这些从“标准TTL”不同
特性，它们是足够接近为至仍然可以用作通用引脚的I / O中
非本人
2
C应用程序。 P0口还可提供备用功能编程的EPROM
存储器如下：
V
PP
(P0.2) –
编程电压输入。 （见注1 ）
OE / PGM （ P0.1 ） -
输入指定验证模式（输出使能）或编程模式。
OE / PGM = 1输出使能（验证模式） 。
OE / PGM = 0编程模式。
ASEL （ P0.0 ） -
输入其指示的EPROM的地址的哪些位被施加到端口3 。
ASEL = 0的低地址字节可用的端口3 。
ASEL = 1的高地址字节的可用端口3 （仅三个最显著位被使用） 。
SDA （ P0.1 ） -
I
2
C数据。
SCL （ P0.0 ） -
I
2
时钟。
端口1 ：
端口1是一个具有内部上拉电阻的8位双向I / O口。 P1口有1秒写入
他们是拉高由内部上拉电阻，可以用来作为输入。作为输入，端口1引脚
被外部电路拉，因为内部上拉的时将输出电流。 （见DC
电气特性：我
IL
） 。端口1用于输出在验证被寻址的EPROM的内容
模式和接受输入的值进行编程到选定的地址在节目中
模式。端口1还提供了80C51系列的特殊功能特点具体如下：
INT0 （ P1.5 ） ：
外部中断。
INT1 （ P1.6 ） ：
外部中断。
T0 （ P1.7 ） ：
定时器0外部输入。
端口3 ：
端口3是一个具有内部上拉电阻的8位双向I / O口。 P3口有1秒写入
他们是拉高由内部上拉电阻，可以用来作为输入。作为输入，端口3引脚
这被外部拉低，因为上拉的时将输出电流。 （见DC电气
特点：我
IL
） 。端口3还起到作为地址输入为EPROM存储器地址以
编程（或验证） 。该11位地址被复用到该端口所指定的
P0.0/ASEL.
RESET ：
高该引脚上出现两个机器周期振荡器运行时，复位设备。
内部扩散电阻到V
SS
只使用一个外部电容，以允许一个上电复位
V
CC
。设备复位后， 10位串行序列，发送LSB在前，适用于RESET ，地点
该装置中的编程状态，允许编程的地址，数据和V
PP
要施加于
编程或验证。复位串行序列必须与同步
X1输入。
晶体1 ：
输入到振荡器反相放大器和输入到内部时钟发生器电路。
X1也作为时钟的串行比特流转换为RESET闸门将设备中的
编程状态。
水晶2 ：
输出振荡器反相放大器器。
名称和功能
6
7
7
8
不适用
I
8
9
I
7
8
P1.0–P1.7
13–20
8
9
15–20,
23, 24
I / O
I / O
I / O
18
19
20
P3.0–P3.7
5–1,
23–21
20
23
24
6, 4–1,
27–25
I
I
I
I / O
RST
9
11
I
X1
11
13
I
X2
10
12
O
注意：
1.当P0.2处于或接近0V，它可能会影响到内部ROM操作。我们建议P0.2连接到V
CC
通过一个小的上拉
（例如，为2kΩ ） 。
1998年5月1日
5
QQ：2881677436 复制
