S72NS -N系列媒体通信处理器

堆叠式多芯片产品（ MCP ）的MirrorBit

TM

闪存& DRAM

128兆（8M ×16位） / 256 MB （ 16一M× 16位） ，

110纳米CMOS 1.8伏只，复用，同步读/写，

突发模式闪存和二百五十六分之一百二十八-MB （ 8位/ 16 -M ×16位） DDR

DRAM

数据表

ADVANCE

信息

请注意，以读者：

进展情况的信息表明，该

文档包含正在开发一个或多个产品信息

在Spansion公司。该信息旨在帮助您评估该产品。

本产品无需联系厂家不要设计。 Spansion公司

保留对本建议的产品修改权利或停止工作

恕不另行通知。

公开号

S72NS128_256ND0_00

调整

B

修订

1

发行日期

2005年11月9日

A D V A N权证

我N· R M一T I O 4 N

请注意在数据表牌号

Spansion公司发布的数据表具有超前信息或初步指示来提醒

产品信息在整个产品生命周期的读者或打算规格， includ-

荷兰国际集团开发，认证，初期生产，满负荷生产。在所有的情况下，但是，

我们鼓励读者以验证它们是否有最新的信息，最终确定自己的DE-前

签收。 Spansion的数据表名称的下面说明在此呈现给

彰显他们的存在和定义。

超前信息

事前信息认证表明Spansion公司正在开发一个或更有针对性

cific产品，但并没有承诺任何设计到生产。在提交信息

与此指定文件很可能会改变，并且在某些情况下，开发上在本产品

UCT可能会停止。因此， Spansion公司在提前放置在下列条件

信息内容：

“本文件包含有关正在开发的Spansion LLC的一个或多个产品的信息。该

信息旨在帮助您评估该产品。本产品不CON-不要设计

tacting工厂。 Spansion公司保留对本建议修改权利或停止工作

产品，恕不另行通知。 “

初步

预指定表示该产品的开发已取得进展，使得一

致力于生产已经发生。此指定涵盖了产品的几个方面

生命周期，包括产品合格，初始生产，并在后续阶段

满负荷生产达到之前发生的制造工艺。更改技术

在初步号文件提出要规范，同时保持这些AS-预期

生产正在考虑pects 。飞索放置于以下条件

初步内容：

“这份文件指出目前的技术规范关于Spansion公司产品（第）描述

在本文中。本文件的初步情况显示，产品合格已经完成，

而且最初的生产已经开始。由于在制造过程中，需要相

保持效率和质量，这个文件可以通过后续的版本或modifica-修改

由于系统蒸发散变化的技术规范“。

组合

有些数据表包含的产品具有不同的名称（组合提前在 -

形成初步或全部生产） 。这种类型的文件将区分这些产品

和它们的名称在必要时，通常在第一页，订货信息

页面，并与DC特性表和AC擦除和编程表页（表

注释） 。在第一页的免责声明是指读者在此页上的通知。

满负荷生产（在文件没有指定）

当产品已经生产了一段时间，使得不改变或仅标称

改变预期，初步指定从数据表中删除。公称

变化可以包括那些影响订货可用的部件号，如数量

另外的一个速度的选择，温度范围，包类型，或V或缺失

IO

范围内。变化

也包括那些需要澄清说明或纠正拼写错误或新断路器

RECT规范。 Spansion公司采用下列条件这一类的文件：

“这份文件指出目前的技术规范关于Spansion公司产品（第）描述

在本文中。 Spansion公司认为该产品已经在足够的生产量，这样子

本文档的序贯版本预计不会改变。但是，印刷或者规格

更正或修改提供可能发生的有效组合。 “

有关这些文件名称的问题，可向当地的AMD或富士通

销售网络的CE 。

ii

S72NS128 / 256ND0基于MCP的

2005年S72NS128_256ND0_00_B1 11月9日，

S72NS -N系列媒体通信处理器

堆叠式多芯片产品（ MCP ）的MirrorBit

TM

闪存& DRAM

128/256 MB（ 8/16的M× 16位） ，110纳米CMOS 1.8伏只，

多路，同步读/写，突发模式闪存

和二百五十六分之一百二十八- Mb的（8/ 16的M× 16位）的DDR DRAM

数据表

ADVANCE

信息

概述

本文件包含的S72NS -N MCP产品系列的信息。参考S29NS基-N-

数据表（ S29NS256 / 128N_01 ，修订版A4）的Flash存储器的全部电气规范

组件。指的是DDR SDRAM类型1数据表（修订版A2 ）全电气规范

在DDR SDRAM组件的系统蒸发散。指的是DDR SDRAM类型5的数据表（修订A0 ）

对于DDR SDRAM组件的完整的电气规范

该S72NS系列是堆叠式多芯片产品（ MCP ）产品的产品线，包括：

一个或一个以上的NS系列复闪存存储器模

DDR DRAM

包括在本文档中的产品列于下表中。

DRAM密度

闪存密度

128 MB

256 MB

512 MB

128 MB

S72NS128ND0

S72NS256ND0

S72NS512ND0

S72NS512NE0

256 MB

S72NS256ND0

特色鲜明

MCP特点

1.7 V至1.95 V电源电压

连拍速度

- 闪光= 66兆赫， 80兆赫

- DRAM = 133 MHz的

包， 133球FBGA

- 11.0 X 10.0 X 1.0毫米

- 8.0× 8.0× 1.0毫米

在25 ° C至+ 85 °C工作温度

产品选择指南

设备 - 型号＃

S72NS256ND0-7K

S72NS256ND0-7J

S72NS256ND0-73

S72NS256ND0-72

S72NS128ND0-1K

S72NS128ND0-1J

S72NS128ND0-13

S72NS128ND0-12

S72NS512ND0-7K

S72NS512ND0-7J

S72NS512ND0-73

S72NS512ND0-72

S72NS512NE0-7K

S72NS512NE0-7J

S72NS512NE0-73

S72NS512NE0-72

512 MB

256 MB

512 MB

128 MB

128 MB

128 MB

256 MB

128 MB

闪存密度

DRAM密度

闪存速度（MHz ）

66

80

66

80

66

80

66

80

66

80

66

80

66

80

66

80

133

133

DRAM速度（MHz ）

供应商

DRAM

类型1

DRAM

5型

DRAM

类型1

DRAM

5型

DRAM

类型1

DRAM

5型

DRAM

类型1

DRAM

5型

MTA133

11x10mm

包

NLC133,

11x10mm

NLE133,

8x8mm

公开号

S72NS128_256ND0_00

调整

B

修订

1

发行日期

2005年11月9日

本文件包含有关正在开发的Spansion LLC的一个或多个产品的信息。该信息旨在帮助您评估该产品。别

在设计该产品无需联系工厂。 Spansion公司保留对本建议的产品更改或停止工作，恕不另行通知。

A D V A N权证

我N· R M一T I O 4 N

目录

1

2

MCP框图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3

连接图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4

2.1 256 MB的Flash + 128 MB DDR SDRAM引脚。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4

2.2 512 MB的Flash + 128 MB DDR SDRAM引脚。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。五

2.3 512 MB的Flash + 256 MB DDR SDRAM引脚。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

2.4 128兆闪存+ 128 MB DDR SDRAM引脚。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

输入/输出说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.8

订购信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 9

物理尺寸。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10

5.1 NLC133-133球细间距球栅阵列（ FBGA ）

11.0 X 10.0 X 1.0毫米MCP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.10

5.2 NLE133-133球细间距球栅阵列（ FBGA ）

8.0× 8.0× 1.0毫米MCP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11

5.3 MTA133-133球细间距球栅阵列（ FBGA ）

10.0 X 11.0 X 1.0毫米MCP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.12

修订概要。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13

3

4

5

6

2

S72NS -N系列媒体通信处理器

2005年S72NS128_256ND0_00_B1 11月9日，

A D V A N权证

我N· R M一T I O 4 N

1

MCP框图

F- RST ＃

F- V

PP

F- WP ＃

F- CE ＃

F- OE ＃

F- WE＃

AVD ＃

F- V

SS

F2-CE#

RST ＃

V

PP

WP ＃

CE＃

OE ＃

WE＃

AVD ＃

V

SS

A15-A0

DQ15-DQ0

ADQ15-ADQ0

MUX

FL灰

内存

NS -N

CLK

RDY

F- CLK

F- RDY

A16-Amax

V

CC

V

CCQ

A16-Amax

F- V

CC

F- V

CCQ

第二NS -N （如果需要）

D- RAS ＃

D- CAS ＃

D-BA0

D-BA1

D- CKE

D- WE＃

D-澳玛 - D- A0

D- V

CC

D- V

CCQ

V

CC

V

CCQ

（注

3)

RAS ＃

CAS ＃

BA0

BA1

CKE

WE＃

CLK

CLK ＃

DQS0

DQS1

LDQM

UDQM

TEST

DQ15-DQ0

V

SS

V

SSQ

D- CLK

D- CLK ＃

D- LDQS

D- UDQS

D- LDQM

D- UDQM

D- TEST

D- DQ15 - D- DQ0

D- V

SS

D- V

SSQ

DDR

DRAM

内存

注意事项：

1.

2.

3.

奥玛仕表示地址的最高位内存组件：

一。 AMAX = A23的NS256N ， A22的NS128N

B 。 AMAX = A11为128 MB DDR DRAM ， A12为256 MB DDR DRAM

对于Flash ， A0 - A15是依赖于DQ0 - DQ15 。

为NS512N ， 2 NS- N个器件都包括在内。除了CE＃所有信号都是通用的。 F- CE ＃变F1- CE ＃ ，而CE＃

第二个闪光的F2 -CE ＃ 。通过这种方式，两个NS- N个器件被单独访问。

图1.1 。

MCP框图

2005年11月9日S72NS128_256ND0_00_B1

S72NS -N系列媒体通信处理器

3