飞利浦半导体
产品speci fi cation
可编程逻辑程序
(16
×
64
×
8)
TTL兼容
J- K或S- R触发器功能
自动“保持”状态
三态输出
应用
PLUS405-37/-45
描述
该PLUS405设备是双极性的，可编程状态机
在米利类型。无论是与和或阵列是
用户可编程的。所有64个与门相连的16个
外部专用输入（ I0 - I15 ）和的反馈路径
8片状态寄存器（Q
P0
- Q
P7
） 。两者相辅相成阵列
支持复杂的IF -THEN-ELSE状态转换具有单个
乘积项（输入变量C0，C1 ）
.
所有的状态转换条件可以包括True ， False，并且不关心
控制状态变量的状态。所有与门合并
到可编程或阵列发出的下一个状态，并
下一个输出命令，以它们各自的寄存器。因为
或阵列是可编程的，任何一个或所有的64个过渡术语
可以连接到任何的状态和输出寄存器的部分或全部。
所有国家（Q
P0
- Q
P7
）和输出（Q
F0
- Q
F7
）寄存器
边沿触发，主频JK触发器，异步预置和
重置选项。该PLUS405架构提供了补充
在JK切换功能的灵活性，这是不确定的SR
触发器。每个寄存器可以被独立地编程为使得
具体的预设复位模式初始化时初始化引脚
上升到逻辑电平“1”。此功能允许状态机
异步初始化为已知的内部状态和输出
的条件下，继续通过状态的序列之前
转场。上电时，所有的寄存器被预置无条件
为“1” 。如果需要的话，初始化的输入引脚（ INIT）可以被转换为
一输出使能（ OE）的函数作为附加的用户可编程
功能。
可用性的两个用户可编程时钟允许用户
设计两个独立的时钟频率的状态机功能
由四个国家和四个输出的每个比特。
为了规范中列出的订购信息表。
接口协议
序列检测器
外设控制器
时序发生器
时序电路
电梯contollers
安全锁系统
计数器
移位寄存器
销刀豆网络gurations
N包装
CLK 1
I7 2
I6 3
I5 / CLK 4
I4 5
I3 6
28 V
CC
27 I8
26 I9
25 I10
24 I11
23 I12
22 I13
21 I14
20 I15
19 INIT / OE
18 F0
17 F1
16 F2
15 F3
特点
I2 7
I1 8
I0 9
F7 10
F6 11
F5 12
F4 13
GND 14
N =塑料DIP （ 600mil宽）
PLUS405-37
–
f
最大
= 37MHz
–
50MHz的时钟速率
PLUS405-45
–
f
最大
= 45MHz的
–
58.8MHz时钟频率
PLS105 / 105A的功能扩展集
现场可编程（TI -W熔断）
16个输入变量
8输出功能
64过渡条款
8位状态寄存器
8位的输出寄存器
2过渡补阵列
多个时钟*
可编程异步初始化或输出使能
电源接通所有的预置寄存器为“1”
“片”的诊断测试模式功能的访问状态，
950MW功耗（典型值）。
1996年11月12日
2
输出寄存器
A包装
I5 / CLK I6
4
I4 5
I3 6
I2 7
I1 8
I0 9
F7 10
F6 11
12
13
14
15
16
17
18
3
I7 CLK V
CC
I8
2
1
28
27
I9
26
25 I10
24 I11
23 I12
22 I13
21 I14
20 I15
19 INIT / OE
F5 F4 GND F3 F2 F1 F0
A =塑料有引线芯片载体
SP00251
853–1280 17500
飞利浦半导体
产品speci fi cation
可编程逻辑程序
(16
×
64
×
8)
PLUS405-37/-45
订购信息
描述
28引脚塑料DIP （ 600mil宽）
28引脚塑料DIP （ 600mil宽）
28引脚塑料有引线芯片载体
28引脚塑料有引线芯片载体
操作
频率
为45MHz （T
IS1
+ t
CKO1
)
37MHz （T
IS1
+ t
CKO1
)
为45MHz （T
IS1
+ t
CKO1
)
37MHz （T
IS1
+ t
CKO1
)
订货编号
PLUS405–45N
PLUS405–37N
PLUS405–45A
PLUS405–37A
图号
SOT117-2
SOT117-2
SOT261-3
SOT261-3
引脚说明
PIN号
1
符号
CLK1
名称和功能
时钟：
时钟输入状态和输出寄存器。关于这方面的一个低到高的转变
线是必要的更新的状态和输出寄存器的内容。引脚1只
时钟P0-3和F0-3如果引脚4也被用作时钟。
逻辑输入：
12个外部输入的与门阵列用于程序跳转条件
机状态之间，如通过一个给定的逻辑序列来确定。真与补
通过使用的“H”和“L”的产生信号。
逻辑输入/时钟：
用户可编程功能：
极性
有源高（H ）
2, 3, 5–9,
26–27
20–22
4
I0–I4, I7, I6
I8–I9
I13–I15
CLK2
主动 - 高/低
（ H / L）
逻辑输入：
甲第13外部逻辑输入到与门阵列，如上述。
时钟：
一第二时钟寄存器的状态P4-7和输出寄存器F4-7 ，如上。
需要注意的是输入缓冲区我
5
必须从与阵列中删除（即所有的保险丝位置“不要
采用4引脚作为时钟时关心“）。
23
I12
逻辑/输入诊断：
甲第十四外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL或CMOS电平。当I12保持在+ 10V ，输出设备F0 -F7
反映了国家注册的内容位P0 - P7 。每个输出寄存器的内容
保持不变。
逻辑/输入诊断：
甲第十五外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当I11保持在+ 10V ，输出设备F0 -F7成为
直接输入，状态寄存器的位P0- P7 ;在适当低到高的转变
时钟线加载的销值F0 -F7进入状态寄存器位P0 - P7 。内容
每个输出寄存器保持不变。
逻辑/输入诊断：
甲第十六外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当我
10
保持在+ 10V ，输出设备F0 -F7成为
直接输入，输出寄存器位Q0- Q7 ;在适当低到高的转变
时钟线加载的针脚F0 -F7到输出值寄存器位Q0 - Q7 。 CON组
每个国家注册的帐篷保持不变。
逻辑输出/诊断输出/输入诊断：
其中去甲八个器件输出
马利反映输出寄存器位Q0 - Q7 ，内容启用时。当I12举行
在+ 10V ， F0 - F7 = （ P0 - P7 ） 。当I11保持在+ 10V ， F0 -F7成为输入稳压状态
存器位P0 - P7 。当I10保持在+ 10V ， F0 -F7成为输入到输出寄存器的位
Q0–Q7.
初始化或输出使能输入：
用户可编程功能：
主动 - 高/低
（ H / L）
有源高（H ）
主动 - 高/低
（ H / L）
24
I11
主动 - 高/低
（ H / L）
25
I10
主动 - 高/低
（ H / L）
10–13
15–18
F0 – F7
有源高（H ）
19
INIT / OE
初始化：
提供了一个异步预置到逻辑“1”或复位为逻辑“0”的所有的
状态和输出寄存器位，分别通过用户的每个寄存器位确定
编程。 INIT覆盖时钟，当挺胸，时钟被禁止， F0 -F7
和P0 -P7是在其初始化状态。普通时钟恢复的第一个完整的时钟
脉冲下高到低时钟跳变在初始化后变低。见时机定义
t
NVCK
和T
VCK
.
有源高（H ）
OUTPUT ENABLE ：
提供输出使能功能，以从输出缓冲器F0 -F7
寄存器。
低电平（L ）
1996年11月12日
3
飞利浦半导体
产品speci fi cation
可编程逻辑程序
(16
×
64
×
8)
真值表
1, 2, 3, 4, 5, 6, 7
选项
V
CC
INIT
H
L
L
L
L
L
L
+5V
H
X
X
X
X
L
L
L
L
L
L
↑
X
X
OE
I10
*
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
X
X
I11
*
X
X
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
I12
*
X
X
X
X
+10V
X
*
X
X
X
X
+10V
X
X
X
X
X
X
CK
X
↑
↑
↑
↑
X
X
X
↑
↑
↑
↑
X
X
↑
↑
↑
↑
X
J
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
L
H
H
X
K
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
H
L
H
X
PLUS405-37/-45
Q
P
H / L
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
L
H
Q
P
H
Q
F
H / L
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
H
F
Q
F
L
H
L
H
Q
P
Q
F
高阻
L
H
L
H
Q
P
Q
F
Q
F
L
H
Q
F
注意事项：
1.正逻辑：
S / R （或J / K ） = T
0
+ T
1
+ T
2
+ . . . T
63
T
n
= （ C0，C1 ）， （ I0， I1，I2， ...） （ P0，P1 。 P7）
2.无论是初始化（高电平有效）或输出使能（低电平有效）可用，但不能同时使用。所希望的功能是用户可编程的
选项。
3.
↑
表示从低到高的水平过渡。
4. * = H或L或+ 10V
5， X = Do not护理（ <5.5V ）
6. H / L ，表明无论是高或低可能发生，这取决于用户编程的选择（每个国家和输出寄存器单独
可编程） 。
7.当使用F
n
引脚设置为输入，以国家和输出寄存器在诊断模式下，歼缓冲器三态和水平表示
在输出引脚由用户强制。
原始状态
一个出厂预装处女设备包含了所有熔线完好，如
说：
1. INIT / OE设置为INIT 。为了使用该INIT功能时，用户
必须选择的预设或每个RESET选项
触发器。注意：无论用户编程的
初始化，或者即使不使用INIT功能时，所有寄存器
由通电程序预置为“1”。
2.所有过渡条款无效（ 0 ） 。
3.所有的S / R （或J / K ），触发器输入被禁止（0）。
4.该设备可以通过预编程测试阵列的时钟
一个标准的测试图案。
5.时钟2是无效的。
逻辑功能
Q3
1
Q2
0
Q1
1
Q0
0
S
R
现状
A B C ...
S
n + 1
下一步国家
国家注册
0
0
0
1
集合Q
0
: J
0
= (Q
2
Q
1
Q
0
） A B C 。 。 。
K
0
= 0
复位Q
1
: J
1
= 0
K
1
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
按住Q
2
: J
2
= 0
K
2
= 0
复位Q
3
: J
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
K
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
SP00231
1996年11月12日
4
QQ：2881677436 复制
