PLL103-11
低偏移缓冲器
特点
产生13份的高速时钟输入。
最多支持3个DIMM SDRAM同步
时钟。
支持与2线I2C串行总线接口
回读。
占空比为50％的低抖动。
比5ns的延迟更少。
任何输出间偏斜小于250 ps的。
三态引脚进行测试。
频率高达150 MHz 。
3.0V - 3.7V电源电压范围。
采用28引脚SOIC 300MIL封装。
引脚配置
VDD
SDRAM0
SDRAM1
GND
VDD
SDRAM2
SDRAM3
GND
BUF_IN
SDRAM4
SDRAM5
SDRAM12
VDD1
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
SDRAM11
SDRAM10
GND
VDD
SDRAM9
SDRAM8
GND
VDD
SDRAM7
SDRAM6
GND
GND1
SCLK
PLL103-11
框图
SDRAM0
SDATA
SCLK
I2C
控制
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
BUF_IN
SDRAM7
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
SDRAM1
电力集团
VDD ： SDRAM （ 0:12 ）
VDD1 ： I2C电路
地面组
GND ： SDRAM （ 0:12 ）
GND1 ： I2C电路
关键的特定连接的阳离子
BUF_IN到SDRAM输出延时： 1 5纳秒。
输出转换：
≥1.5
V / ns的。
输出偏斜：
±250
ps的。
输出占空比： 50 ％
±
5%.
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第1页
PLL103-11
低偏移缓冲器
引脚说明
名字
SDRAM（ 0 ：5）
SDRAM （ 6:11 ）
SDRAM 12
BUF_IN
SDATA
SCLK
VDD
VDD1
GND
GND1
数
2,3,6,7,10,11
18,19,22,
23,26,27
12
9
14
15
1,5,20,24,28
13
4,8,17,21,25
16
TYPE
O
O
O
I
B
I
P
P
P
P
SDRAM字节0时钟输出。
字节1 SDRAM时钟输出。
字节2 SDRAM时钟输出。
描述
输入扇出缓冲器SDRAM （ 0:12 ） 。
串行数据输入，串行接口端口。
3.3V的电源SDRAM缓存。
3.3V的电源I2C电路。
地面SDRAM缓存。
电源的I2C电路。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第2页
PLL103-11
低偏移缓冲器
I2C总线配置设置
地址分配
SLAVE
接收器/发送器
数据传输速率
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
_
同时提供从设备的写和读回功能
为100kbits / s的标准模式
该串行协议设计，让这两个区块写入和从控制器读取。该
字节必须按顺序访问的从最低到最高字节。每个字节传输
必须跟1应答位。不承认比特传输的字节
终止传输。写或读数据块都与主机发送一个从开始
地址和写条件（ 0xD2 ）或一个阅读条件（ 0xD3 ） 。
下面这个地址字节的确认，在
写模式：
该
命令字节
和
字节
数字节必须由主发送
但由从属忽略，在
阅读方式：
该
字节
计数字节
会
主机读取
那么所有其他
数据字节。字节数字节
默认情况下，在
电是= （ 0×09 ） 。
数据协议
I2C控制寄存器
1字节0： SDRAM （ 0 ： 5 ）时钟寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
11
10
-
-
7
6
3
2
默认
1
1
1
1
1
1
1
1
描述
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
版权所有
版权所有
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第3页
PLL103-11
低偏移缓冲器
2. BYTE 1 ： SDRAM （ 6:11 ）时钟寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
27
26
23
22
-
-
19
18
默认
1
1
1
1
1
1
1
1
描述
SDRAM11 （有效/无效）
SDRAM10 （有效/无效）
SDRAM9 （有效/无效）
SDRAM8 （有效/无效）
版权所有
版权所有
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
3.字节2 ： SDRAM12时钟寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
12
-
-
-
-
-
-
默认
1
1
1
1
1
1
1
1
描述
版权所有
SDRAM12 （有效/无效）
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第4页
PLL103-11
低偏移缓冲器
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度
符号
V
DD
V
I
V
O
T
S
T
A
分钟。
V
SS
-
0.5
V
SS
-
0.5
V
SS
-
0.5
-65
0
马克斯。
7.0
V
DD
+
0.5
V
DD
+
0.5
150
70
单位
V
V
V
°C
°C
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
2. AC / DC电气规格
参数
输入高电流
输入低电平电流
输入高电压
输入低电压
输入频率
输入电容
符号
I
IH
I
IL
I
IL
V
IH
V
IL
F
IN
C
IN
I
DD1
I
DD2
V
IN
= V
DD
条件
V
IN
= 0V ;没有上拉电阻
V
IN
= 0V ;用100k的上拉电阻
分钟。
典型值。
马克斯。
5
单位
uA
uA
uA
2
V
SS
0.3
V
DD
= 3.3V ;所有输出装
逻辑输入
C
L
= 0pf @ 66MHz的
C
L
= 0pf @ 100MHz的
C
L
= 30pF的; RS = 33Ω @ 66MHz的
C
L
= 30pF的; RS = 33Ω @ 100MHz的
停止时，输入为0或VDD
80
120
180
240
10
V
DD
+0.3
0.8
150
5
120
180
260
360
500
V
V
兆赫
pF
mA
mA
mA
mA
uA
工作电源
当前
I
DD3
I
DD4
I
DD5
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第5页
PLL103-11
低偏移缓冲器
特点
产生13份的高速时钟输入。
最多支持3个DIMM SDRAM同步
时钟。
支持与2线I2C串行总线接口
回读。
占空比为50％的低抖动。
比5ns的延迟更少。
任何输出间偏斜小于250 ps的。
三态引脚进行测试。
频率高达150 MHz 。
3.0V - 3.7V电源电压范围。
采用28引脚SOIC 300MIL封装。
引脚配置
VDD
SDRAM0
SDRAM1
GND
VDD
SDRAM2
SDRAM3
GND
BUF_IN
SDRAM4
SDRAM5
SDRAM12
VDD1
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
SDRAM11
SDRAM10
GND
VDD
SDRAM9
SDRAM8
GND
VDD
SDRAM7
SDRAM6
GND
GND1
SCLK
PLL103-11
框图
SDRAM0
SDATA
SCLK
I2C
控制
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
BUF_IN
SDRAM7
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
SDRAM1
电力集团
VDD ： SDRAM （ 0:12 ）
VDD1 ： I2C电路
地面组
GND ： SDRAM （ 0:12 ）
GND1 ： I2C电路
关键的特定连接的阳离子
BUF_IN到SDRAM输出延时： 1 5纳秒。
输出转换：
≥1.5
V / ns的。
输出偏斜：
±250
ps的。
输出占空比： 50 ％
±
5%.
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第1页
PLL103-11
低偏移缓冲器
引脚说明
名字
SDRAM（ 0 ：5）
SDRAM （ 6:11 ）
SDRAM 12
BUF_IN
SDATA
SCLK
VDD
VDD1
GND
GND1
数
2,3,6,7,10,11
18,19,22,
23,26,27
12
9
14
15
1,5,20,24,28
13
4,8,17,21,25
16
TYPE
O
O
O
I
B
I
P
P
P
P
SDRAM字节0时钟输出。
字节1 SDRAM时钟输出。
字节2 SDRAM时钟输出。
描述
输入扇出缓冲器SDRAM （ 0:12 ） 。
串行数据输入，串行接口端口。
3.3V的电源SDRAM缓存。
3.3V的电源I2C电路。
地面SDRAM缓存。
电源的I2C电路。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第2页
PLL103-11
低偏移缓冲器
I2C总线配置设置
地址分配
SLAVE
接收器/发送器
数据传输速率
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
_
同时提供从设备的写和读回功能
为100kbits / s的标准模式
该串行协议设计，让这两个区块写入和从控制器读取。该
字节必须按顺序访问的从最低到最高字节。每个字节传输
必须跟1应答位。不承认比特传输的字节
终止传输。写或读数据块都与主机发送一个从开始
地址和写条件（ 0xD2 ）或一个阅读条件（ 0xD3 ） 。
下面这个地址字节的确认，在
写模式：
该
命令字节
和
字节
数字节必须由主发送
但由从属忽略，在
阅读方式：
该
字节
计数字节
会
主机读取
那么所有其他
数据字节。字节数字节
默认情况下，在
电是= （ 0×09 ） 。
数据协议
I2C控制寄存器
1字节0： SDRAM （ 0 ： 5 ）时钟寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
11
10
-
-
7
6
3
2
默认
1
1
1
1
1
1
1
1
描述
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
版权所有
版权所有
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第3页
PLL103-11
低偏移缓冲器
2. BYTE 1 ： SDRAM （ 6:11 ）时钟寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
27
26
23
22
-
-
19
18
默认
1
1
1
1
1
1
1
1
描述
SDRAM11 （有效/无效）
SDRAM10 （有效/无效）
SDRAM9 （有效/无效）
SDRAM8 （有效/无效）
版权所有
版权所有
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
3.字节2 ： SDRAM12时钟寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
12
-
-
-
-
-
-
默认
1
1
1
1
1
1
1
1
描述
版权所有
SDRAM12 （有效/无效）
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第4页
PLL103-11
低偏移缓冲器
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度
符号
V
DD
V
I
V
O
T
S
T
A
分钟。
V
SS
-
0.5
V
SS
-
0.5
V
SS
-
0.5
-65
0
马克斯。
7.0
V
DD
+
0.5
V
DD
+
0.5
150
70
单位
V
V
V
°C
°C
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
2. AC / DC电气规格
参数
输入高电流
输入低电平电流
输入高电压
输入低电压
输入频率
输入电容
符号
I
IH
I
IL
I
IL
V
IH
V
IL
F
IN
C
IN
I
DD1
I
DD2
V
IN
= V
DD
条件
V
IN
= 0V ;没有上拉电阻
V
IN
= 0V ;用100k的上拉电阻
分钟。
典型值。
马克斯。
5
单位
uA
uA
uA
2
V
SS
0.3
V
DD
= 3.3V ;所有输出装
逻辑输入
C
L
= 0pf @ 66MHz的
C
L
= 0pf @ 100MHz的
C
L
= 30pF的; RS = 33Ω @ 66MHz的
C
L
= 30pF的; RS = 33Ω @ 100MHz的
停止时，输入为0或VDD
80
120
180
240
10
V
DD
+0.3
0.8
150
5
120
180
260
360
500
V
V
兆赫
pF
mA
mA
mA
mA
uA
工作电源
当前
I
DD3
I
DD4
I
DD5
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转00年11月7日第5页
QQ：2880707522 复制
