最终科幻
COM'L ：H- 25
PALCE29MA16H-25
24引脚EE CMOS可编程阵列逻辑
特色鲜明
s
高性能半定制逻辑
s
注册/锁存器预紧允许完全的逻辑
s
s
s
s
s
s
更换;电可擦除（EE）
技术允许可重编程
16个双向用户可编程I / O逻辑
宏单元的组合/注册/
锁存操作
输出使能由销或产品控制
条款
增加多样化的产品期限分布
设计灵活性
可编程时钟选择与普通
引脚时钟/锁存使能（ LE ）或个人
产品长期时钟/ LE低/高时钟/
LE
极性
s
s
验证
高速（T
PD
= 25纳秒，女
最大
= 33兆赫和f
最大
内部= 50兆赫）
全功能的AC和DC测试在出厂
高编程和功能性收益
和高可靠性
24针300万SKINNYDIP和28引脚塑料
引线芯片载体封装
丰富的第三方软件和编程
通过FusionPLD合作伙伴支持
概述
该PALCE29MA16是一个高速， EE的CMOS亲
可编程阵列逻辑（ PAL）器件专为gen-
ERAL逻辑置换TTL或CMOS数字系统。
它提供高速，低功耗，高
规划产量，快速编程，和优秀的
可靠性。 PAL器件结合自定义的灵活性
与标准的现成的货架利用率逻辑
产品，提供比其他主要优点
框图
CLK / LE
I /作者：
7
I /作者：
6
I / O
7
I / O
6
I / O
5
I / O
4
I/OF5
I/OF4
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
V
V
V
V
V
4
4
4
4
4
8
4
12
V
4
12
4
8
V
4
4
V
4
4
可编程
和阵列
58x178
4
4
4
4
4
8
4
12
4
12
4
8
4
4
4
4
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
V
V
V
V
V
V
V
4
I 0 -I 3
I / OE
I/OF0
I /作者：
1
I / O
0
I / O
1
I / O
2
V
I / O
3
的I / 2
I/OF3
08811G-1
出版＃
08811
启示录
G
发行日期：
1993年6月
修订
/0
2-349
AMD
一般说明（续）
半定制的解决方案，如门阵列和标准
细胞，包括缩短开发时间和低向上
前期开发成本。
该PALCE29MA16使用熟悉的加总产品
（AND ， OR）结构，允许用户自定义逻辑
通过编程设备的特定应用功能
阳离子。它提供了多达29个阵列的输入和16路输出。
它集成了AMD独有的输入/输出逻辑宏
细胞，其提供了灵活的输入/输出结构和
极性，灵活的反馈选择，多重输出恩
能够选择和可编程时钟方案。
宏单元可单独编程为
组合，注册或锁存高电平有效
或极性为低电平有效。逻辑宏观的灵活性
细胞允许系统设计者对设备定制到
特定的应用要求。
增加逻辑电源已内置于
PALCE29MA16通过提供多样化的数字逻辑
每个输出产品条款。 16个输出， 8路输出
各有4乘积项， 4路输出有8个产品
各个方面，而其它4个输出端有12个产品
每一个方面。这种多样化的产品，长期经销允许
复杂的功能，可以在一个单一的PAL制式来实现
装置。每个输出可通过一个动态控制
常见的输出使能引脚或输出使能产品
任期。每个输出还可以永久地启用或
禁用。
系统的操作得到了增强，加入
通用异步预置和重置产品
条款和电复位功能。该
PALCE29MA16还采用了预紧和Obser-
vability功能，它允许全逻辑验证
设计。
该PALCE29MA16提供了节省空间
300密耳SKINNYDIP包以及塑料
有引线芯片载体封装。
连接图
顶视图
SKINNYDIP
PLCC
CLK / LE
I/OF0
I0
I /作者：
0
I /作者：
1
I / O
0
I / O
1
I / O
2
I / O
3
I /作者：
2
I /作者：
3
I / OE
GND
3
4
5
6
7
8
9
10
11
12
22
21
20
19
18
17
16
15
14
13
I /作者：
7
I /作者：
6
I / O
7
I / O
6
I / O
5
I / O
4
I /作者：
5
I /作者：
4
I
2
I
1
08811G-2
4
I/OF1
I/O0
I/O1
NC
I/O2
I/O3
I/OF2
5
6
7
8
9
10
11
3 2 1 28 27 26
25
24
23
22
21
20
19
I/OF6
I/O7
I/O6
NC
I/O5
I/O4
I/OF5
12 13 14 15 16 17 18
I/OF3
I / OE
GND
NC
I1
I2
I/OF4
I3
I
0
2
23
I
3
I/OF7
08811G-3
注意：
引脚1标记为方向。
PIN代号
CLK / LE
GND
I
I / O
I /作者：
V
CC
NC
2-350
=
时钟或锁存使能
=
地
=
输入
=
输入/输出
=
输入/输出与双反馈
=
电源电压
=
无连接
PALCE29MA16H-25
NC
VCC
CLK / LE
1
24
V
CC
AMD
订购信息
商用产品
可与多种订购选项AMD的可编程逻辑产品的商业应用。订单号
（有效组合）是由这些元件的组合形成：
PAL CE 29 MA 16 H -25 P C / 4
家庭类型
PAL =可编程阵列逻辑
技术
CE = CMOS电可擦除
数值列投入物
输出类型
MA =高级异步宏单元
触发器数量
动力
H =半功率（ 100 mA时）
速度
-25 = 25纳秒
随机处理
空白=标准处理
规划修订
/ 4 =第一次修改
（需要电流
编程算法）
温度范围
C =商业（ 0
°
C至+75
°
C)
套餐类型
P = 24引脚塑料SKINNYDIP
(PD3024)
J = 28引脚塑料有引线芯片
载体（ PL 028 ）
有效组合
PALCE29MA16H-25
PC机， JC
/4
有效组合
有效组合列出的配置计划
在音量此设备支持。咨询
当地的AMD销售办事处，以确认可用性
特定网络有效组合，以及新近检查
发布组合。
PALCE29MA16H - 25 （ Com'l ）
2-351
AMD
功能说明
输入
该PALCE29MA16有29个输入来驱动每个产品
短期（最多58输入，既真又补
提供给AND阵列）中所示的版本
图中的这29输入1框图， 4顷
专用输入，16路从8个I / O逻辑宏单元
具有两个反馈， 8来自其他I / O逻辑的宏观
细胞与单反馈和1是I / OE输入。
最初与门阵列栅极被从全部断开
的输入。这种情况代表了一个逻辑值TRUE为
在与阵列。通过有选择地编程EE细胞，
与门阵列可以连接到任何的真IN-
放或补充意见。当两个TRUE，并
补体输入连接，一个逻辑假再
sults在与门的输出。
设备范围从4到12个宽，平均为7
每个输出逻辑产品方面。数量增加
每个输出产品条款允许更复杂的功能
可以在一个单一的PAL设备中实现。这种灵活性
有助于实现的功能，如计数器，的排除
西伯-OR功能，或复杂的状态机，其中，
不同国家需要不同数量的产品
条款。
个人异步预置和重置产品
分别连接到所有已注册或锁存的I / O 。
当异步预置产品期限为AS-i
牢固插入（ HIGH）寄存器或锁存器将立即
装载有高的，独立的时钟。当
异步复位产品长期有效（ HIGH ）
寄存器或锁存器会立即被加载了
低的，独立的时钟。实际的输出状态
将依赖于宏蜂窝极性选择。该
锁存器必须在锁定模式（非透明模式）
对于复位，预置，预压和上电复位
模式是有意义的。
产品条款
可编程性和复杂性为PAL的开度
装置由连接数确定
形成可编程AND和OR门。每个亲
可编程- AND门被称为一个乘积项。该
PALCE29MA16有178项产品;这些112
产品条款规定的逻辑能力等是AR-
chitectural产品条款。间的对照产品
方面，一个是可观测的，一个是用于预加载。
输出每个宏单元的启用可以亲
编程，以通过共同的输出使能控制
引脚或单个产品的术语。它也可以是perma-
nently禁用。此外，独立的产品条款
每个宏单元控制预置，复位和CLK / LE 。
在PALCE29MA16每个乘积项由一个
58输入与门。这些与门的输出是
连接到固定 - 或平面。产品条款异体
cated到或门横跨各种不同的分布
输入/输出逻辑宏单元
在I / O逻辑宏单元允许用户的灵活性
限定于一个IN-每个输入或输出的结构
个别的依据。它也提供了使用的能力
相关的引脚要么作为输入或输出。
该PALCE29MA16具有16个宏单元，每一个
I / O引脚。每个I / O宏单元可以编程为
组合，注册或闭锁操作（参见图 -
茜2）。组合输出期望当在PAL
装置被用来代替组合的胶合逻辑。稳压
存器和锁存器的同步逻辑中使用
应用程序。寄存器和锁存器产品期限
控制的时钟，也可以在台异步使用
应用程序。
VCC
0
1
1
0
S6
1
0
预设
Q
D
Q
S0
CLK / LE
RESET
V
常见的I / OE （PIN）
个人OE
个人异步预置
P0
P7和P11
常见的CLK / LE （ PIN）
个人CLK / LE
S4
个人异步复位
和ARRAY
S8
1
0
RX
1
1
0
0
1
0
1
0
S5
1
1
0
0
S7
I / O X
1
0
1
0
1
1
0
0
S1
S3
S2
08811G-4
图2a。 PALCE29MA16宏单元（单个反馈）
2-352
PALCE29MA16H-25
AMD
在每个输出极性为每个宏单元
三种操作模式是用户可选择的，从而允许
宏蜂窝配置的灵活性。
宏单元的八（的I /
0
-I /作者：
7
）有两个不知疲倦
悬垂反馈路径到与门阵列（见图
图2b ） 。第一个是专用的I / O引脚的反馈到与
阵列的组合输入。第二路径包括
直接寄存器/锁存器反馈到数组中。如果销
作为使用第一反馈专用输入
路径，寄存器/锁存器的反馈路径仍然是可用的，以
在与阵列。此路径提供了使用的能力
寄存器/锁存器作为一个埋藏状态寄存器/锁存器。该
其他8个宏单元有一个反馈路径
在与阵列。这种反馈是用户可选择的
或者是I / O引脚或寄存器/锁存器反馈（见
图2a）。
每个宏单元可以提供真正的输入/输出功能。
用户可以选择每个宏单元的寄存器/锁存器是
由或者由与 - 或AR-所产生的信号驱动
射线或相应I / O引脚。当I / O引脚SE-
口做为输入，反馈路径中提供了
寄存器/锁存器输入到所述阵列。当作为输入使用的
每个宏单元也是用户可编程的寄存器
羊羔，锁定，或组合输入。
该PALCE29MA16有一个专门的CLK / LE引脚和
一个人CLK / LE乘积项或宏。所有
宏单元有一个可编程的开关来选择BE-
补间的CLK / LE引脚和CLK / LE产品期限为
时钟或锁存使能信号。这些信号是时钟
配置寄存器和锁存器用于宏蜂窝信号
启用配置为锁存器宏单元的信号。
这些CLK / LE的信号的极性也分别
可编程的。因此，不同的寄存器或锁存器可以
可以由不同的时钟和时钟相位驱动。
输出使能每个宏单元的模式
由用户来选择。在I / O引脚可以配置
作为输出引脚（永久启用）或作为输入
销（永久禁用） 。它也可以被配置为
常见的I / OE （PIN）
个人OE
个人异步预置
P0
P3
常见的CLK / LE （ PIN）
个人CLK / LE
S4
个人异步复位
和ARRAY
和ARRAY
RFX
08811G-5
一个动态I / O的输出控制使能引脚或通过
一个乘积项。
I / O逻辑宏单元配置
AMD独有的I / O宏单元提供大好处
通过其灵活的，可编程的输入/输出单元
结构，多种时钟选择，灵活的输出使能
和反馈的选择。八个I / O宏单元单
反馈包含9 EE的细胞，而其它8马
crocells含有8 EE的单元进行编程的输入/
输出功能（见表1） 。
EE单元S
1
控制宏小区是否会combi-
natorial或注册/锁存。 S
0
控制输出宝
负极（高电平有效或低电平有效） 。 S
2
确定
是否该存储元件是一寄存器或锁存器。 S
3
允许使用的宏小区作为一个输入寄存器/锁存器
或作为输出寄存器/锁存器。它选择的方向
通过寄存器/锁存器中的数据路径。如果连接到
通常与或阵列输出寄存器/锁存器是一个
输出连接到I / O引脚。如果连接到I / O的
引脚，寄存器/锁存器变成一个输入寄存器/锁存器
与门阵列使用反馈数据路径。
可编程EE单元S
4
和S
5
允许用户SE-
择的每个宏单元的四个CLK / LE的信号之一。
S
6
和S
7
用于控制输出使能为针连接
受控，产品的长期控制，永久启用或
永久停用。 S
8
控制反馈多
路器为具有单个反馈路径中的宏单元
只。
使用可编程EE的单元S
0
–S
8
各种输入
和输出配置可以被选择。一些
可能的配置选项示于图3 。
在擦除状态（充电后，断开连接） ，一个架构设计师用手工
tectural细胞是说，有“1”的值;在亲
编程状态（排出，连接到GND ） ，一
建筑单元是说，有“0 ”的值
VCC
0
1
1
0
S6
1
1
0
0
S7
I / OFX
1
0
S3
1
1
0
0
1
0
1
0
S5
预设
Q
D
Q
S0
CLK / LE
RESET
V
1
0
1
0
1
1
0
0
S1
S2
图2b 。 PALCE29MA16宏单元（双反馈）
PALCE29MA16H-25
2-353
最终科幻
COM'L ：H- 25
PALCE29MA16H-25
24引脚EE CMOS可编程阵列逻辑
特色鲜明
s
高性能半定制逻辑
s
注册/锁存器预紧允许完全的逻辑
s
s
s
s
s
s
更换;电可擦除（EE）
技术允许可重编程
16个双向用户可编程I / O逻辑
宏单元的组合/注册/
锁存操作
输出使能由销或产品控制
条款
增加多样化的产品期限分布
设计灵活性
可编程时钟选择与普通
引脚时钟/锁存使能（ LE ）或个人
产品长期时钟/ LE低/高时钟/
LE
极性
s
s
验证
高速（T
PD
= 25纳秒，女
最大
= 33兆赫和f
最大
内部= 50兆赫）
全功能的AC和DC测试在出厂
高编程和功能性收益
和高可靠性
24针300万SKINNYDIP和28引脚塑料
引线芯片载体封装
丰富的第三方软件和编程
通过FusionPLD合作伙伴支持
概述
该PALCE29MA16是一个高速， EE的CMOS亲
可编程阵列逻辑（ PAL）器件专为gen-
ERAL逻辑置换TTL或CMOS数字系统。
它提供高速，低功耗，高
规划产量，快速编程，和优秀的
可靠性。 PAL器件结合自定义的灵活性
与标准的现成的货架利用率逻辑
产品，提供比其他主要优点
框图
CLK / LE
I /作者：
7
I /作者：
6
I / O
7
I / O
6
I / O
5
I / O
4
I/OF5
I/OF4
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
V
V
V
V
V
4
4
4
4
4
8
4
12
V
4
12
4
8
V
4
4
V
4
4
可编程
和阵列
58x178
4
4
4
4
4
8
4
12
4
12
4
8
4
4
4
4
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
I / O
逻辑
MACROCELL
V
V
V
V
V
V
V
4
I 0 -I 3
I / OE
I/OF0
I /作者：
1
I / O
0
I / O
1
I / O
2
V
I / O
3
的I / 2
I/OF3
08811G-1
出版＃
08811
启示录
G
发行日期：
1993年6月
修订
/0
2-349
AMD
一般说明（续）
半定制的解决方案，如门阵列和标准
细胞，包括缩短开发时间和低向上
前期开发成本。
该PALCE29MA16使用熟悉的加总产品
（AND ， OR）结构，允许用户自定义逻辑
通过编程设备的特定应用功能
阳离子。它提供了多达29个阵列的输入和16路输出。
它集成了AMD独有的输入/输出逻辑宏
细胞，其提供了灵活的输入/输出结构和
极性，灵活的反馈选择，多重输出恩
能够选择和可编程时钟方案。
宏单元可单独编程为
组合，注册或锁存高电平有效
或极性为低电平有效。逻辑宏观的灵活性
细胞允许系统设计者对设备定制到
特定的应用要求。
增加逻辑电源已内置于
PALCE29MA16通过提供多样化的数字逻辑
每个输出产品条款。 16个输出， 8路输出
各有4乘积项， 4路输出有8个产品
各个方面，而其它4个输出端有12个产品
每一个方面。这种多样化的产品，长期经销允许
复杂的功能，可以在一个单一的PAL制式来实现
装置。每个输出可通过一个动态控制
常见的输出使能引脚或输出使能产品
任期。每个输出还可以永久地启用或
禁用。
系统的操作得到了增强，加入
通用异步预置和重置产品
条款和电复位功能。该
PALCE29MA16还采用了预紧和Obser-
vability功能，它允许全逻辑验证
设计。
该PALCE29MA16提供了节省空间
300密耳SKINNYDIP包以及塑料
有引线芯片载体封装。
连接图
顶视图
SKINNYDIP
PLCC
CLK / LE
I/OF0
I0
I /作者：
0
I /作者：
1
I / O
0
I / O
1
I / O
2
I / O
3
I /作者：
2
I /作者：
3
I / OE
GND
3
4
5
6
7
8
9
10
11
12
22
21
20
19
18
17
16
15
14
13
I /作者：
7
I /作者：
6
I / O
7
I / O
6
I / O
5
I / O
4
I /作者：
5
I /作者：
4
I
2
I
1
08811G-2
4
I/OF1
I/O0
I/O1
NC
I/O2
I/O3
I/OF2
5
6
7
8
9
10
11
3 2 1 28 27 26
25
24
23
22
21
20
19
I/OF6
I/O7
I/O6
NC
I/O5
I/O4
I/OF5
12 13 14 15 16 17 18
I/OF3
I / OE
GND
NC
I1
I2
I/OF4
I3
I
0
2
23
I
3
I/OF7
08811G-3
注意：
引脚1标记为方向。
PIN代号
CLK / LE
GND
I
I / O
I /作者：
V
CC
NC
2-350
=
时钟或锁存使能
=
地
=
输入
=
输入/输出
=
输入/输出与双反馈
=
电源电压
=
无连接
PALCE29MA16H-25
NC
VCC
CLK / LE
1
24
V
CC
AMD
订购信息
商用产品
可与多种订购选项AMD的可编程逻辑产品的商业应用。订单号
（有效组合）是由这些元件的组合形成：
PAL CE 29 MA 16 H -25 P C / 4
家庭类型
PAL =可编程阵列逻辑
技术
CE = CMOS电可擦除
数值列投入物
输出类型
MA =高级异步宏单元
触发器数量
动力
H =半功率（ 100 mA时）
速度
-25 = 25纳秒
随机处理
空白=标准处理
规划修订
/ 4 =第一次修改
（需要电流
编程算法）
温度范围
C =商业（ 0
°
C至+75
°
C)
套餐类型
P = 24引脚塑料SKINNYDIP
(PD3024)
J = 28引脚塑料有引线芯片
载体（ PL 028 ）
有效组合
PALCE29MA16H-25
PC机， JC
/4
有效组合
有效组合列出的配置计划
在音量此设备支持。咨询
当地的AMD销售办事处，以确认可用性
特定网络有效组合，以及新近检查
发布组合。
PALCE29MA16H - 25 （ Com'l ）
2-351
AMD
功能说明
输入
该PALCE29MA16有29个输入来驱动每个产品
短期（最多58输入，既真又补
提供给AND阵列）中所示的版本
图中的这29输入1框图， 4顷
专用输入，16路从8个I / O逻辑宏单元
具有两个反馈， 8来自其他I / O逻辑的宏观
细胞与单反馈和1是I / OE输入。
最初与门阵列栅极被从全部断开
的输入。这种情况代表了一个逻辑值TRUE为
在与阵列。通过有选择地编程EE细胞，
与门阵列可以连接到任何的真IN-
放或补充意见。当两个TRUE，并
补体输入连接，一个逻辑假再
sults在与门的输出。
设备范围从4到12个宽，平均为7
每个输出逻辑产品方面。数量增加
每个输出产品条款允许更复杂的功能
可以在一个单一的PAL设备中实现。这种灵活性
有助于实现的功能，如计数器，的排除
西伯-OR功能，或复杂的状态机，其中，
不同国家需要不同数量的产品
条款。
个人异步预置和重置产品
分别连接到所有已注册或锁存的I / O 。
当异步预置产品期限为AS-i
牢固插入（ HIGH）寄存器或锁存器将立即
装载有高的，独立的时钟。当
异步复位产品长期有效（ HIGH ）
寄存器或锁存器会立即被加载了
低的，独立的时钟。实际的输出状态
将依赖于宏蜂窝极性选择。该
锁存器必须在锁定模式（非透明模式）
对于复位，预置，预压和上电复位
模式是有意义的。
产品条款
可编程性和复杂性为PAL的开度
装置由连接数确定
形成可编程AND和OR门。每个亲
可编程- AND门被称为一个乘积项。该
PALCE29MA16有178项产品;这些112
产品条款规定的逻辑能力等是AR-
chitectural产品条款。间的对照产品
方面，一个是可观测的，一个是用于预加载。
输出每个宏单元的启用可以亲
编程，以通过共同的输出使能控制
引脚或单个产品的术语。它也可以是perma-
nently禁用。此外，独立的产品条款
每个宏单元控制预置，复位和CLK / LE 。
在PALCE29MA16每个乘积项由一个
58输入与门。这些与门的输出是
连接到固定 - 或平面。产品条款异体
cated到或门横跨各种不同的分布
输入/输出逻辑宏单元
在I / O逻辑宏单元允许用户的灵活性
限定于一个IN-每个输入或输出的结构
个别的依据。它也提供了使用的能力
相关的引脚要么作为输入或输出。
该PALCE29MA16具有16个宏单元，每一个
I / O引脚。每个I / O宏单元可以编程为
组合，注册或闭锁操作（参见图 -
茜2）。组合输出期望当在PAL
装置被用来代替组合的胶合逻辑。稳压
存器和锁存器的同步逻辑中使用
应用程序。寄存器和锁存器产品期限
控制的时钟，也可以在台异步使用
应用程序。
VCC
0
1
1
0
S6
1
0
预设
Q
D
Q
S0
CLK / LE
RESET
V
常见的I / OE （PIN）
个人OE
个人异步预置
P0
P7和P11
常见的CLK / LE （ PIN）
个人CLK / LE
S4
个人异步复位
和ARRAY
S8
1
0
RX
1
1
0
0
1
0
1
0
S5
1
1
0
0
S7
I / O X
1
0
1
0
1
1
0
0
S1
S3
S2
08811G-4
图2a。 PALCE29MA16宏单元（单个反馈）
2-352
PALCE29MA16H-25
AMD
在每个输出极性为每个宏单元
三种操作模式是用户可选择的，从而允许
宏蜂窝配置的灵活性。
宏单元的八（的I /
0
-I /作者：
7
）有两个不知疲倦
悬垂反馈路径到与门阵列（见图
图2b ） 。第一个是专用的I / O引脚的反馈到与
阵列的组合输入。第二路径包括
直接寄存器/锁存器反馈到数组中。如果销
作为使用第一反馈专用输入
路径，寄存器/锁存器的反馈路径仍然是可用的，以
在与阵列。此路径提供了使用的能力
寄存器/锁存器作为一个埋藏状态寄存器/锁存器。该
其他8个宏单元有一个反馈路径
在与阵列。这种反馈是用户可选择的
或者是I / O引脚或寄存器/锁存器反馈（见
图2a）。
每个宏单元可以提供真正的输入/输出功能。
用户可以选择每个宏单元的寄存器/锁存器是
由或者由与 - 或AR-所产生的信号驱动
射线或相应I / O引脚。当I / O引脚SE-
口做为输入，反馈路径中提供了
寄存器/锁存器输入到所述阵列。当作为输入使用的
每个宏单元也是用户可编程的寄存器
羊羔，锁定，或组合输入。
该PALCE29MA16有一个专门的CLK / LE引脚和
一个人CLK / LE乘积项或宏。所有
宏单元有一个可编程的开关来选择BE-
补间的CLK / LE引脚和CLK / LE产品期限为
时钟或锁存使能信号。这些信号是时钟
配置寄存器和锁存器用于宏蜂窝信号
启用配置为锁存器宏单元的信号。
这些CLK / LE的信号的极性也分别
可编程的。因此，不同的寄存器或锁存器可以
可以由不同的时钟和时钟相位驱动。
输出使能每个宏单元的模式
由用户来选择。在I / O引脚可以配置
作为输出引脚（永久启用）或作为输入
销（永久禁用） 。它也可以被配置为
常见的I / OE （PIN）
个人OE
个人异步预置
P0
P3
常见的CLK / LE （ PIN）
个人CLK / LE
S4
个人异步复位
和ARRAY
和ARRAY
RFX
08811G-5
一个动态I / O的输出控制使能引脚或通过
一个乘积项。
I / O逻辑宏单元配置
AMD独有的I / O宏单元提供大好处
通过其灵活的，可编程的输入/输出单元
结构，多种时钟选择，灵活的输出使能
和反馈的选择。八个I / O宏单元单
反馈包含9 EE的细胞，而其它8马
crocells含有8 EE的单元进行编程的输入/
输出功能（见表1） 。
EE单元S
1
控制宏小区是否会combi-
natorial或注册/锁存。 S
0
控制输出宝
负极（高电平有效或低电平有效） 。 S
2
确定
是否该存储元件是一寄存器或锁存器。 S
3
允许使用的宏小区作为一个输入寄存器/锁存器
或作为输出寄存器/锁存器。它选择的方向
通过寄存器/锁存器中的数据路径。如果连接到
通常与或阵列输出寄存器/锁存器是一个
输出连接到I / O引脚。如果连接到I / O的
引脚，寄存器/锁存器变成一个输入寄存器/锁存器
与门阵列使用反馈数据路径。
可编程EE单元S
4
和S
5
允许用户SE-
择的每个宏单元的四个CLK / LE的信号之一。
S
6
和S
7
用于控制输出使能为针连接
受控，产品的长期控制，永久启用或
永久停用。 S
8
控制反馈多
路器为具有单个反馈路径中的宏单元
只。
使用可编程EE的单元S
0
–S
8
各种输入
和输出配置可以被选择。一些
可能的配置选项示于图3 。
在擦除状态（充电后，断开连接） ，一个架构设计师用手工
tectural细胞是说，有“1”的值;在亲
编程状态（排出，连接到GND ） ，一
建筑单元是说，有“0 ”的值
VCC
0
1
1
0
S6
1
1
0
0
S7
I / OFX
1
0
S3
1
1
0
0
1
0
1
0
S5
预设
Q
D
Q
S0
CLK / LE
RESET
V
1
0
1
0
1
1
0
0
S1
S2
图2b 。 PALCE29MA16宏单元（双反馈）
PALCE29MA16H-25
2-353
QQ：2881677436 复制
