PDSP16488A
单芯片的二维卷积器与积分行延迟
超前信息
取代的版本在1996年媒体IC手册， HB4599-1.0
和PDSP16488A MA数据表， DS3742
DS3713 - 6.4 1997年12月
该PDSP16488A是一个完全集成，应用程序特定的，
图像处理装置。它执行一个二维convo-
一个视频窗口内的像素和一组之间lution
存储的系数。内部乘数累加器阵列
要多循环的两倍或四倍的像素时钟频率。这
然后给出在表1中列出的窗口的大小选项。
内部32kbit RAM可被配置为提供任
四个或八个线延误。每个延迟的长度可以是
编程到用户的需求，最多1024个
每行的像素。行延迟被安排在两个基团，其
可以在内部串联连接，或者可以被配置为
接受单独的像素输入。这让隔行扫描视频或
要支持的帧到帧的操作。
8位系数也存储在内部，并且可以是
从一台主计算机或从一个EPROM下载。没有
额外的逻辑来支持EPROM和一个单
设备可以支持多达16个卷积。
该PDSP16488A包含扩展加法器和延迟
级联网络，它允许多台设备。 CON-
volvers具有较大的窗口可以被制成如图
表2中。
中间32位精度被设置，以避免任何危险
溢出的，但最终的结果将不会正常占据的所有位。
该PDSP16488A因此提供了一个增益控制块
输出路径，这允许用户在结果对齐到最
的32位字的显著端。
综合
数据
像素
时钟
根
SYNC
奇怪的科幻场
动力
EPROM
ON
ADDR数据重置
CLK
HRES
绕行
水库
DELOP
SYNC
EXTRACT
延迟
SYNC
PDSP16488A
ADC
可选
场
延迟
L7:0
D15:0
产量
数据
IP7 ： 0
图。 1典型的单机实时系统
像素大小的窗口
尺寸宽度深度
8
8
8
16
16
4
8
8
4
8
4
4
8
4
4
最大像素
率（兆赫）
20
20
10
20
10
线延误
4
4
8
4
4
1024
1024
512
512
512
特点
s
该PDSP16488A是替代
PDSP16488 （参见下面的注释）
s
8位或16位像素，速率高达40 MHz的
s
窗口大小可达8 8一台设备
s
八个内部线路延时
s
支持隔行扫描和帧到帧操作
s
从EPROM或远程主机提供的系数
s
可扩展的X和Y两个较大的窗口
s
增益控制和像素输出处理
s
84针PGA或132 - pin QFP封装选项
注意：
PDSP16488A设备都不能保证与级联
PDSP16488设备。敏迪半导体不推荐
该PDSP16488A与PDSP16488器件在单个混合
设备的设计。该PDSP16488A需要外部上拉
在EPROM模式电阻（见静态电气特性） 。
表1单PDSP16488A配置
马克斯。
PDSP16488As的N N窗口大小号
像素像素
率的大小
3 3 5 5 7 7 9 9 11 11 15 15 23 23
（兆赫）
10
10
20
20
40
40
8
16
8
16
8
16
1
1
1
1
1
2
1
2
2
4
4*
-
1
2
2
4
4*
-
4
-
6
-
-
-
4
-
6
-
-
-
4
-
8
-
-
-
9
-
-
-
-
-
订购信息
商用（0 ° C至70 ° C）
PDSP16488A / C0 / AC （ PGA ）
工业（ -40°C至85°C ）
PDSP16488A / B0 / AC （ PGA ）
PDSP16488A / B0 / GC （ QFP ）
军事（ 55 ° C至125°C ）
PDSP16488A / A0 / AC （ PGA ）
PDSP16488A / A0 / GC （ QFP ）
PDSP16488A / MA / ACBR （ PGA ） MIL -STD- 883 B类*
PDSP16488A / MA / GCPR （ QFP ）， MIL -STD- 883 B类*
*请参阅
下面的静态电气CharacteristicsTable注意事项
*最大速率由行门店扩张的延迟限制在30MHz的
表2 PDSP16488As实现典型的窗口大小需要
信号
IP7 ： 0
L7:0
绕行
HRES
X15:0
D15:0
PC1
TYPE
输入
I / O
输入
输入
双
功能
产量
产量
输入
产量
I / O
输入
描述
像素数据输入到第一行延迟（在16位模式下最显著字节） 。
像素数据输入到行延迟的第二组。 （在16位模式下最显著字节） 。 Alterna-
tively从最后一行延迟的输出时，相应的模式位被置位。
当此输入为高时，第一行延迟在所述第一组被旁路。没有内部上拉电阻。
复位线延迟的地址指针时高。通常实时地将复合同步信号
应用程序。在非实时系统，它定义了帧存储器更新周期，当低。
从主或单一设备地址/数据连接到外部系数源，
与X15定义EPROM或主机的支持。否则他们提供扩展的数据输入。
符号的16位定标数据或复用的32位中间数据。在中间的转移
最显著一半是有效时钟信号为低，并且至少显著一半时时钟为高。
在编程的主设备输出该引脚上的时间选通。这是传下来的
该链中的多设备的系统，使用该
PC0
输入下一个设备上。
该引脚用于与
PC1
在多个设备系统。它终止了写选通
从中EPROM支持的主设备。
此输出提供了一个版本HRES输入已延迟了规定的数量
该用户。
从主计算机中的数据选通，低电平有效。该引脚将是一个EPROM的输出
支持主设备提供选通的其余设备。
低电平有效的使能内部与门
读/写
和
DS
执行读或写操作的
内部寄存器。在单个或主设备，它是从一个EPROM支承，该
底部72的地址总是使用和
CE
是不需要的。
CE
然后可以用于启动
负载顺序上电后新的寄存器写入序列。
读/未从主机CPU写一行。当EPROM使用此引脚应接低电平。
该引脚通常是一个输入这表示寄存器是要改变或检查。它是
然而，从一个EPROM的输出支持单或主设备的指示，以剩下
该寄存器被更新的系统。
时钟。所有事件被触发在CLK的上升沿，除非至少显著的闩锁
扩展输入。内部时钟可以由两个或四个，以增加被乘
有效数字乘数。
此输出指示从内部比较的结果。较高的值表明该像素
大于内部阈值。的输出是只从一个链中的最后一个装置有效。
当这种高输出表明出现了增益控制溢出。
上电复位信号，低电平有效力量。
接地以指示单个设备的系统。内部上拉电阻。
接地以指示在多个设备系统的主设备。必须保持开路
在一台设备的系统。内部上拉电阻。
输出使能信号。低电平有效。
4个地址位来自主在多设备系统指定的16设备之一。
必须从外部解码，以提供芯片能够为更多的设备。
这些位表示通过自动选择逻辑的增益控制提供的字段选择。相同的编码
与用于控制寄存器位C 5 ： 4被使用。
5V电源。所有V
DD
引脚都必须连接。
0V电源。所有GND引脚都必须连接。
表3信号说明
PC0
DELOP
DS
CE
读/写
输入
I / O
PROG
CLK
输入
箱子
OVR
产量
产量
输入
输入
输入
输入
输出
输出
动力
动力
水库
单身
主
OEN
CS3 ： 0
F1:0
V
DD
GND
2
A
1
2
3
4
5
6
7
8
9
10
11
12
13
B
C
D
E
F
G
H
J
K
L
M
N
图。 3A引脚连接84 I / O引脚栅阵列封装 - AC84 （电源） （底视图）
销132
销1
图3b的引脚连接132 I / O陶瓷强国扁平封装 - GC132 （电源） （俯视图）
图3引脚连接图（不按比例） 。请参阅表3信号说明和表4和表5引脚。
4
针
A1
B1
C2
C1
D2
D1
E2
E1
F2
G2
G1
H2
J1
J2
K1
K2
L1
信号
L0
F1
L1
L2
L3
N / C
L4
L5
L6
L7
IP7
N / C
IP6
IP5
IP4
N / C
IP3
针
L2
M1
N1
N2
M3
N3
M4
N4
M5
N5
M6
M7
N7
M8
N9
M9
N10
信号
IP2
IP1
IP0
绕行
X15
X14
X13
N / C
单身
X12
X11
主
X10
X9
X8
X7
X6
针
M10
N11
M11
N12
N13
M13
L12
L13
K12
K13
J12
J13
H12
G12
G13
F12
E13
信号
X5
X4
X3
X2
X1
X0
DELOP
PC0
针
E12
D13
D12
C13
C12
B13
A13
A12
B11
A11
B10
A10
B9
A9
B8
B7
A7
信号
HRES
OVR
PC1
针
B6
A5
B5
A4
B4
A3
B3
A2
F1
N6
F13
A6
H1
N8
H13
A8
信号
D10
D11
N / C
D12
D13
D14
D15
F0
V
DD
1
V
DD
2
V
DD
3
V
DD
4
GND1
GND2
GND3
GND4
箱子
OEN
水库
CS0
CS1
CS2
CS3
PROG
DS
CE
读/写
D0
D1
D2
D3
D4
D5
D6
D7
D8
CLK
N / C
D9
表4引脚连接的AC84 （功率）封装。参见图。 3A 。
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
信号
N / C
D0
OEN
针
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
信号
N / C
X2
X3
X4
N / C
X5
GND
X6
X7
N / C
X8
X9
V
DD
V
DD
V
DD
X10
主
N / C
X11
X12
单身
GND
GND
N / C
X13
X14
N / C
X15
V
DD
绕行
IP0
V
DD
N / C
针
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
信号
N / C
IP1
GND
IP2
N / C
V
DD
IP3
V
DD
IP4
GND
IP5
GND
IP6
V
DD
IP7
V
DD
N / C
L7
GND
L6
GND
L5
V
DD
L4
V
DD
L3
V
DD
L2
GND
L1
F1
L0
N / C
针
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
信号
N / C
V
DD
F0
D15
N / C
D14
D13
GND
D12
GND
V
DD
V
DD
D11
D10
D9
GND
CLK
CLK
CLK
GND
GND
D8
V
DD
D7
D6
D5
D4
GND
D3
N / C
D2
D1
N / C
箱子
PC1
V
DD
GND
OVR
N / C
HRES
读/写
CE
N / C
N / C
GND
N / C
DS
GND
V
DD
PROG
GND
CS3
CS2
CS1
CS0
V
DD
水库
PC0
N / C
DELOP
X0
X1
N / C
表5引脚连接的GC132 （功率）封装。参照图3b所示。
5
QQ：2881677436 复制
