飞利浦半导体
产品数据表
并行总线的I
2
C总线控制器
PCA9564
描述
该PCA9564是集成电路设计的CMOS技术
在作为最标准的并行总线之间的接口。
微控制器/微处理器和串行I
2
C总线，并允许
并行总线系统通信双向地与
I
2
C总线。该PCA9564可作为主机或从机和可以操作
一个发送器或接收器。与I通信
2
C- BUS是
开展对使用中断或轮询握手逐字节的基础。
该PCA9564控制所有的I
2
C总线特异性序列，协议，
仲裁和时序，无需外部元件的时序要求。
特点
并行总线给我
2
C总线协议转换器和接口
主机和从机功能
多主机功能
内部振荡器减少外部元件
工作电源电压2.3 V至3.6 V
5 V容限I / O的
标准和快速模式I
2
能力和SMBus兼容
ESD保护超过每JESD22 - A114 2000 V下摆，
每JESD22 - A115 200 V MM ，每1000 V CDM
JESD22-C101
该PCA9564是类似于PCF8584 ，但操作在较低的
电压和更高的I @ 频率。其他增强功能
设计工程师要求也被纳入。
特征
电压范围
最大
主模式
I
2
C频率
最大的奴隶
模式I
2
C
频率
时钟源
PCA9564
2.3–3.6 V
360千赫
PCF8584
4.5–5.5 V
90千赫
评论
PCA9564是5 V
宽容
我快
2
C接口
400千赫
100千赫
我快
2
C接口
闭锁测试是为了JEDEC标准JESD78这
超过100 mA 。
国内
外
更便宜和
更灵活
内部振荡器
兼容
速度更快的处理器
提供的封装： DIP20 ， SO20 ， TSSOP20 ， HVQFN20
应用
并行
接口
快
50兆赫
慢
加入我
2
C总线端口到控制器/处理器不具有一个
添加额外的I
2
C总线端口，以需要的控制器/处理器
多个I
2
C总线接口
频率更高，电压更低的迁移路径PCF8584
转换成8位的并行数据为串行数据流，以防止
不必在整个PC板运行大量的痕迹
而PCF8584支持大多数并行总线的微控制器/
微处理器包括英特尔八千零五十一分之八千零四十九，摩托罗拉
68000分之6800和Zilog公司Z80 ，则PCA9564已被设计为
是非常相似的飞利浦标准80C51微控制器I
2
C
硬件这样的设备没有进行编码兼容。此外，该
PCA9564不支持的总线监视器“探听”的模式，也没有
长距离模式和未足迹与兼容
PCF8584.
订购信息
套餐
20引脚塑料DIP
20引脚塑料SO
20引脚塑封TSSOP
20引脚塑料HVQFN
整个晶片
温度范围
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
订货编号
PCA9564N
PCA9564D
PCA9564PW
PCA9564BS
PCA9564U
上部MARK
PCA9564N
PCA9564D
PCA9564
9564
不适用
图号
SOT146-1
SOT163-1
SOT360-1
SOT662-1
不适用
标准包装数量和包装等数据可在www.standardics.philips.com/packaging 。
2006年9月01
2
飞利浦半导体
产品数据表
并行总线的I
2
C总线控制器
PCA9564
引脚配置 - DIP ， SO ， TSSOP
D0
D1
D2
D3
D4
D5
D6
D7
DNU
1
2
3
4
5
6
7
8
9
20 V
DD
19 SDA
18 SCL
17 RESET
16 INT
15 A1
引脚配置 - HVQFN
16 SDA
15 SCL
14 RESET
13 INT
12 A1
11 A0
CE 10
6
7
8
WR
9
RD
17 V
DD
20 D2
19 D1
V
SS
18 D0
D3
D4
D5
D6
1
2
3
4
5
顶视图
14 A0
13 CE
12 RD
11 WR
D7
V
SS
10
DNU
SW02260
SW02261
引脚说明
引脚数
DIP ， SO ， TSSOP
1, 2, 3, 4,
5, 6, 7, 8
9
10
11
HVQFN
1, 2, 3, 4, 5,
18, 19, 20
6
7
1
8
符号
D0–D7
DNU
V
SS
WR
PWR
I
针
TYPE
I / O
名称和功能
数据总线：
双向用来传送命令，数据3态数据总线和
控制器和CPU之间的状态。 D0是最低显著位。
不要使用：必须悬空（拉低国内）
地
写选通：
当低和CE也是低电平，数据总线的内容是
加载到所述处理寄存器中。转让发生在的上升沿
信号。
读选通：
当低和CE也低，使的内容
地址寄存器被提出的数据总线上。读周期开始的
RD下降的边缘。
CHIP ENABLE ：
低电平有效的输入信号。当CPU之间LOW时，数据传输
和控制器上的D0-D7启用由WR， RD和A0 -A1的作为受控
输入。高时，则以在三态条件D0 - D7线。
地址输入：
选择控制器的内部寄存器和端口，用于读/写
操作。
中断请求：
低电平有效，漏极开路输出。该引脚需要上拉
装置。
RESET ：
低水平清除内部寄存器复位我
2
状态机。
I
2
C总线串行时钟输入/输出（漏极开路） 。
I
2
C总线串行数据输入/输出（漏极开路） 。
电源：
2.3至3.6 V
12
9
RD
I
13
10
CE
I
14, 15
16
17
18
19
20
11, 12
13
14
15
16
17
A0, A1
INT
RESET
SCL
SDA
V
DD
I
O
I
I / O
I / O
PWR
注意事项：
1. HVQFN封装芯片电源地连接到两个V
SS
引脚和裸露焊盘中心。 V
SS
引脚必须连接到电源的接地
器件正常工作。为了改善散热，电气和板级性能，裸露焊盘必须焊接到电路板上
使用相应的散热垫在黑板上，并通过董事会适当的热传导，热过孔需要被纳入
所述印刷电路板在热焊盘区域。
2006年9月01
3
飞利浦半导体
产品数据表
并行总线的I
2
C总线控制器
PCA9564
功能说明
一般
该PCA9564作为标准之间的接口设备
高速并行总线和串行I
2
C总线。关于我
2
C总线，它
可以充当既可以作为主机或从机。之间的双向数据传输
在我
2
C总线和并行总线的微控制器上执行一个
字节为单位的基础上，使用中断或轮询握手。
地址寄存器， I2CADR ：
I2CADR并不受
SIO硬件。该寄存器的内容是不相关的，当SIO
在主机模式。在从模式下，七个最显著
位必须装入机的从机地址。
7
I2CADR
BIT7
6
BIT6
5
BIT5
4
BIT4
3
BIT3
2
BIT2
1
BIT1
0
0
从机地址
内部振荡器
该PCA9564包含一个用于内部9 MHz振荡器
就我
2
C定时等。该振荡器需要高达500
s
TO START- UP
后ENSIO位被设置为“1”。
最显著比特对应的第一位接收
I
2
之后，启动条件C总线。在I2CADR逻辑1对应于一个
在我高电平
2
C总线，和一个逻辑0对应于低
在公共汽车上水平。所述至少显著位未使用，但应
编程为'0'。
数据寄存器， I2CDAT ：
I2CDAT包含串行数据的字节
将要发送或刚接收到一个字节。在主
模式，这包括主机要发送的从机地址
列于我
2
C总线，与从机地址的最显著位
在SD7位位置和在SD0比特位置的读/写位。
CPU可以读取和写入该8位寄存器，而不是
在移位的数据处理。发生这种情况时， SIO处于一个
定义的状态和串行中断标志置位。在I2CDAT数据
只要SI设置保持稳定。每当SIO产生
中断时， I2CDAT寄存器包含数据字节，这是刚刚
转印在我
2
C总线。
注意：
该I2CDAT寄存器将捕获的串行地址数据
当通过串行总线寻址。此外，数据寄存器
继续38H这样的过程中，捕捉来自该串行总线的数据
I2CDAT寄存器需要被重新加载时，在总线变得
免费。
7
6
SD6
5
SD5
4
SD4
3
SD3
2
SD2
1
SD1
0
SD0
I2CDAT
SD7
注册
该PCA9564包含四个寄存器，用于配置
该装置的操作以及发送和接收串行数据。
该寄存器被设置引脚A0和A1到所选择的
在读或写操作之前适当的逻辑电平被执行。
注意事项：
不要写我
2
I2C寄存器，而我
2
C总线忙
而SIO在主机或寻址从机模式。
注册
名字
I2CSTA
I2CTO
I2CDAT
I2CADR
I2CCON
注册
功能
状态
超时
数据
自己的地址
控制
A1
0
0
0
1
1
A0
0
0
1
0
1
READ /
写
R
W
读/写
读/写
读/写
默认
F8h
FFH
00h
00h
00h
超时注册， I2CTO ：
超时寄存器用于
确定SCL被允许之前为低电平的最大时间
在我
2
状态机被复位。
当我
2
C接口的操作， I2CTO在超时装
计数器在每个SCL过渡。
7
I2CTO
TE
6
TO6
5
TO5
4
TO4
3
TO3
2
TO2
1
TO1
0
TO0
SD7 - SD0 ：
八个位要发送或刚接收。在I2CDAT逻辑1
对应于在I高电平
2
C总线，和一个逻辑0
对应于总线上的一个低的水平。
控制寄存器， I2CCON ：
微控制器可以读取
写这8位寄存器。两位受SIO
硬件：在SI置位时，串行中断请求，并
当一个停止条件是存在于STO位被清除
I
2
C总线。在写I2CCON寄存器清零SI位和原因
被解除断言的串行中断线路和下一个时钟脉冲
在SCL线的产生。由于没有一个寄存器应
可以通过一次串行中断线路并行接口写入
已被解除断言，所有需要的其它寄存器
修改应被写入到I2CCON的内容之前
寄存器被修改。
7
I2CCON
AA
6
ENSIO
5
STA
4
申通快递
3
SI
2
CR2
1
CR1
0
CR0
超时值
I2CTO （TE）的最显著位被用作一个超时
启用/禁用。 “1”将启用超时功能。超时
周期= （ I2CTO [6：0 ] +1 ）
×
113.7
s.
超时值可能会有所不同
有的，是一个近似值。
超时寄存器可以在下列情况下使用：
1.当SIO ，在主模式下，要发送一个开始
条件和SCL线是由一些其他设备保持为低。
将SIO等待一个时间周期等于超时值对
被释放的SCL 。如果它不公布，串口
结论是，有一个总线错误，加载90H在I2CSTA
寄存器，产生中断信号并释放SCL和
SDA线。后，单片机读取状态寄存器，它
需要发送一个外部复位，以重新设置SIO 。
2.在主模式下，超时功能开始每次SCL
变低。如果SCL保持低电平的时间段等于或大于
超过超时值时， SIO的结论是有总线错误
和行为与上述的方式。
3.如果对I强制访问
2
C总线。 （查看详细信息
第15页）
ENSIO
中，
SIO ê
NABLE
B
IT
ENSIO =“0” ：当ENSIO为“0”时，SDA和SCL的输出是在一个
高阻抗状态。 SDA和SCL输入信号被忽略， SIO
在“未解决”的奴隶状态。
ENSIO =“1” ：当ENSIO为“1” ， SIO被启用。
后ENSIO位被置位，它需要500
s
为内部振荡器
启动，因此， PCA9564将进入任船长或
在此时间后从机模式。 ENSIO不应该被用来暂时
2006年9月01
5
QQ：2880707522 复制
