特点
22.8 SPECint95 （估计） ， 17SPECfp95在500兆赫（估计）
917MIPS在500MHz
可选的总线时钟（ 14 CPU总线分配器高达9倍）
七可选内核到L2频率除数
选择603接口的电压低于3.3V （ 1.8V ， 2.5V ）
1.8V或2.5V可选的L2接口
P
D
典型5.3W ，在500 MHz时，整个工作条件
小睡，打盹和睡眠模式省电
超标量（四条指令，每个时钟周期读取）
4 GB的直接寻址范围
虚拟内存： 4 hexabytes （ 2
52
)
的64位数据和32位地址总线接口
32 KB指令和数据缓存
八个独立的执行单元和三个寄存器文件
回写式和直写式操作
f
INT
最大值= 450兆赫500兆赫
f
公共汽车
最大值= 133 MHz的
描述
该PC7410是使用第四（G4）完全实现所述第二微处理器
在PowerPC和灰
精简指令集计算机（ RISC）结构。这是
完全的JTAG兼容。
该PC7410保持一定的G3微处理器的特征：
设计是超标量，能够发出每个时钟周期三条指令的
分为八个独立的执行单元
微处理器提供了四种软件控制的省电模式，
热辅助单位管理
微处理器具有独立的32 KB的，物理寻址和指令
数据高速缓存专用的L2高速缓存接口，带有片上L2标签
PowerPC的7410
RISC
微处理器
产品
规范
PC7410
另外， PC7410集成全硬件为基础的多处理能力，
其中有5状态的高速缓存一致性协议（ 4 MESI状态以及第五状态
共享干预）和新的AltiVec的实施方案
技术指令
化设置。
新功能已发展到使等待时间等于为双精度和
单精度浮点运算涉及到乘法。另外，在内存
储器子系统（ MSS ）的带宽，在PC7410提供了可选的，高带宽的MPX
总线接口。
不同的是PC7400 ， PC7410的不支持二级缓存的3.3VI / O
界面。
牧师2141D - HIREL ， 2月4日
筛选
基于爱特梅尔标准CBGA Upscreenings
整个军用温度范围（T
j
= -55°C, +125°C),
工业级温度范围（T
j
= -40°C, +110°C)
CI- CGA包版本， HiTCE包版本
摹后缀
CBGA 360
陶瓷球栅阵列
GS后缀
CI ± 360 CGA
陶瓷球栅阵列
用焊料柱插入器（ SCI）的
GH后缀
HITCE 360
陶瓷球栅阵列
2
PC7410
2141D–HIREL–02/04
常规参数
表1提供的PC7410的总体参数的总结。
表1中。
设备参数
参数
技术
模具尺寸
晶体管数量
逻辑设计
套餐
描述
0.18微米的CMOS ， 6层金属
6.32 mm × 8.26 mm (52 mm
2
)
10500000
全静态
表面贴装360陶瓷球栅阵列（ CBGA ）
表面贴装的热膨胀360系数高
陶瓷球栅阵列（ HiTCE ）
表面贴装360列次， CGA包
1.8V ± 100 mV的直流或1.5V ± 50 mV直流（标称值，见表4
推荐工作条件）
1.8V ± 100 mV的直流或
2.5V ± 100 mV的
3.3V ± 165 mV的（ 603公交车专用）
(1)
（输入阈值配置的引脚可选）或
核心供电
I / O电源
注意：
不支持1.5V核心电源处理器版本1. 3.3VI / O总线。
特点
本节总结了PC7410的实现了PowerPC的特点
架构。是PC7410的主要特点如下：
分支处理单元
–
–
–
–
–
四条指令每时钟提取
一个分支每个周期处理（加分辨两个猜测）
达人投机流中执行一个额外的投机性流
在取
512项分支历史表（ BHT ）进行动态预测
64项， 4路组相联的分支目标指令高速缓冲存储器（ BTIC ）为
消除分支延迟槽
完整的硬件检测依赖关系（在执行单元解决）
派遣两个指令八个独立单元（系统，分公司，
加载/存储，定点单元1 ，定点单元2 ，浮点的AltiVec
重排， AltiVec技术ALU ）
序列化控制（ predispatch ，执行postDispatch ，执行串行化）
注册文件访问
转发控制
部分指令解码
8项完成缓冲器
指令跟踪和峰值完成每个周期两条指令
派遣单位
–
–
–
–
–
–
–
–
解码
竣工
4
PC7410
2141D–HIREL–02/04
PC7410
–
在程序顺序指令完成，同时支持乱序
指令执行，完成系列化，所有的指令流
变化
定点单位1 （ FXU1 ） -multiply ，隔膜，平移，旋转，算术，逻辑
定点单位2 （ FXU2 ） -Shift ，旋转，算术，逻辑
单周期运算，移位，旋转，逻辑
乘法和除法（多循环）
初出乘
支持IEEE- 754标准的单精度和双精度浮点
算术
三个周期的延迟，一个周期的吞吐量（单或双精度）
对于除法的硬件支持
对于非规格化数的硬件支持
时间确定的非IEEE模式
执行CR逻辑指令及其他系统的说明
特殊寄存器传送指令
完整的128位的数据路径
两个分派单元：矢量重排单元和矢量ALU单元
包含其自己的32项128位向量寄存器文件（ VRF）与6重命名
矢量ALU单元进一步细分为载体的简单整数部
（ VSIU ） ，载体复杂整数单元（ VCIU ）和向量浮点
单元（ VFPU ） 。
完全流水线
单周期加载或存储高速缓存访问（字节，半字，字，双字）
有一个周期的吞吐量双循环加载延迟
有效的地址生成
下命中命中（多个未命中）
在双字边界单周期对齐访问
对齐，零填充，符号扩展为整数寄存器文件
浮点内部格式转换（对齐，标准化）
测序加载/存储倍数和字符串操作
商店聚集
执行缓存和指令TLB
BIG-和little-endian字节寻址支持
错位little-endian的支持
支持FXU ， FPU和AltiVec的加载/存储流量
所有四种架构的AltiVec DST流的完整支持
32K的32字节行， 8路组相联指令高速缓存（ IL1 ）
定点单位（ FXUs ）的股份32个GPR的整数操作数
–
–
–
–
–
三个阶段的浮点单元和32项FPR文件
–
–
–
–
–
系统单元
–
–
AltiVec技术部
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
加载/存储单元
级（L1）高速缓存结构
5
2141D–HIREL–02/04
QQ：2880707522 复制
