NT68P62-01
8位微控制器监视器（ 32K OTP ROM类型）
特点
n
n
n
n
n
n
n
n
n
n
n
工作电压范围： 4.5V至5.5V
CMOS技术的低功耗
6502 8位CMOS CPU核心
8 MHz的运行频率
32K字节的OTP （一次性编程）， ROM
512字节的RAM
一个8位定时器基地
13通道8位PWM输出与5V漏极开路
6位分辨率4通道A / D转换器
25个双向I / O端口引脚（ 8专用的I / O引脚）
水平同步/垂直同步信号处理器单独&
复合信号，包括硬件的同步信号
极性检测和频率。柜台有2套
水平同步计数间隔
n
水平同步/垂直同步极性控制输出， 5种可选
自由运行的输出信号和自测试模式，自动
静音功能，频率的一半。 I / O功能
n
两个内置的我
2
C总线接口，支持VESA
DDC1/2B+
n
两层中断管理
NMI中断源
- INTE0 （外部INT ，可选择边沿触发）
- INTMUTE （自动静音激活）
IRQ中断源
- INTS0 / 1 （ SCL转到低INT ）
- INTA0 / 1 （ INT匹配的从机地址）
- INTTX0 / 1 （移位寄存器INT ）
- INTRX0 / 1 （移位寄存器INT ）
- INTNAK0 / 1 （无应答）
- INTSTOP0 / 1 （停止条件发生INT ）
- INTE1 （外部INT ，可选择边沿触发）
- INTV （VSYNC INT ）
- INTMR （时基定时器INT ）
- INTADC （ INT完成AD转换）
n
硬件看门狗定时器功能
n
40引脚P- DIP和42针S- DIP封装
概述
该NT68P62是新一代显示器的
C
对于自动
同步和数字控制的应用程序。特别是，该芯片
支持各种有效的功能，以允许用户
轻松开发USB显示器。它包含了6502的8位
CPU核心， 512字节的RAM作为工作RAM和
堆区中， OTP ROM的32K字节，13个通道的8位
PWM D / A转换器，钥匙4通道A / D转换器
检测可节省I / O引脚，一个8位的预加载
基定时器，内部HSYNC和VSYNC信号处理器，
和一个看门狗定时器，防止系统
2
异常运行和两个I 2 C总线接口。用户
可以存储在128字节RAM的EDID数据DDC1 / 2B ，
使用户可以减少专用EEPROM用于EDID 。
半频输出功能可以节省外部单
稳态电路。所有这些设计都致力于为我们的
用户节省组件成本。 42针S -DIP IC提供
两个额外的I / O引脚 - port40 & port41 ，零件号
NT68P62U表示S- DIP IC 。对于未来的参考，
port40 & port42仅适用于42针S - DIP IC 。
1
V2.2
NT68P62-01
引脚说明
PIN号
40针
1
42针
1
称号
DAC2
[ PGM ]
2
3
2
3
DAC1/ADC3
DAC0/ADC2
[ OE ]
4
4
RESET
[ VPP ]
5
6
7
8
9
5
7
8
9
10
V
DD
GND
OSCO
OSCI
P15/INTE0
I
[P]
P
P
O
I
I / O
DAC1
DAC0
复位初始化。
I / O
O
[I]
O
O
描述
开漏输出5V ，D / A转换器输出2
[ OTP ROM程序的控制]
开漏输出5V ，D / A转换器输出1 ，带A / D共享
转换通道3的输入
开漏输出5V ，D / A转换器的输出为0，与A / D共享
转换器通道2的输入
[ OTP ROM程序输出使能]
施密特触发器输入引脚，内部低电平有效复位
推倒50KΩ寄存器*
[ OTP ROM程序的电源电压]
动力
地
晶振输出
晶振输入
双向I / O引脚具有内部上拉22KΩ寄存器，
用的外部中断source0输入引脚（ NMI）共享，
带施密特触发器，可选择触发和内部拉
高达22KΩ寄存器
双向I / O引脚具有内部上拉22KΩ寄存器，
自测试图案的输出共享
[ OTP ROM程序地址缓冲区&芯片使能]
双向I / O引脚具有内部上拉22KΩ寄存器，
与半行同步输入，带A / D转换器共用的共用
CHANNEL 3 INPUT
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
半HSYNC输出共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与A / D转换器通道1输入共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与A / D转换通道0输入共用
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
随着外部中断源1输入引脚共享，与
施密特触发器，可选择的触发，内部拉
高达22KΩ寄存器
10
11
P14/PATTERN
[ A15 / CE]
I / O
[I]
P13
I / O
[I]
P12
I / O
[I]
P11
I / O
[I]
P10
I / O
[I]
P16
I / O
11
12
P13/HALFI
[ A11 ]
12
13
P12/HALFO
[ A10 ]
13
14
P11/ADC1
[ A9 ]
14
15
P10/ADC0
[ A8 ]
15
16
P16/INTE1
3
NT68P62-01
引脚说明（续）
PIN号
40针
16 - 23
42针
17 - 24
称号
P27 – P20
[ DB7 ] - [ DB0 ]
24
25
P30/SDA0
[ A12 ]
25
26
P31/SCL0
[ A13 ]
26
27
P00/DAC7
[ A0 ]
27
28
P01/DAC8
[ A1 ]
28
29
P02/DAC9
[ A2 ]
29
30
P03/DAC10
[ A3 ]
30
31
P04/DAC11
[ A4 ]
31
32
P05/DAC12
[ A5 ]
32
33
P06/VSYNCO
[ A6 ]
33
34
P07/HSYNCO
[ A7 ]
34
35
35
36
CREG
DAC6
[ RESET ]
DAC5/SDA1
[模式]
P07
P06
P05
P04
P03
P02
P01
P00
P31
P30
复位初始化。
I / O
I / O
[I / O]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
O
O
[I]
O
[I]
描述
双向I / O引脚，推挽式结构，具有高电流
驱动器/接收器功能
[ OTP ROM程序的数据缓存]
开漏5V双向I / O引脚P30 ，共享与SDA0
我脚
2
C总线施密特触发器缓冲器
[ OTP ROM程序地址缓冲区]
开漏5V双向I / O引脚P31 ，共享与SCL0
我脚
2
C总线施密特触发器缓冲器
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出8共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出9共用
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出10共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出11共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出12共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出13共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与垂直同步共享出来
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与行同步共享出来
[ OTP ROM程序地址缓冲区]
片上稳压器输出，外接调节
第（ 10μF 100μF ）应接在这里
开漏输出5V ，D / A转换器输出6
[ OTP ROM复位]
开漏输出5V ，D / A转换器输出5 ，开放共享
榨干我SDA1线
2
C总线，施密特触发器缓冲
[ OTP ROM模式选择]
36
38
4
NT68P62-01
引脚说明（续）
PIN号
40针
37
42针
39
DAC4/SCL1
[模式]
38
40
DAC3
[ MODE0 ]
的HsyncI
O
[I]
O
[I]
I
开漏输出5V ，D / A转换器输出4 ，开放共享
漏SCL1行我
2
C总线，施密特触发器缓冲
[ OTP ROM模式选择]
开漏输出5V ，D / A转换器输出3
[ OTP ROM模式选择]
去抖动&施密特触发器输入引脚的视频水平
同步信号，内部上拉，复合同步共享
输入
去抖动&施密特触发输入引脚
同步信号，内部上拉，共享
与外部中断源INTV
可选择的触发，内部拉
[ OTP ROM程序地址缓冲区]
视频垂直
与输入引脚
施密特触发器，
高达22KΩ寄存器
称号
复位初始化。
I / O
描述
39
41
40
42
VSYNCI / INTV
VSYNCI
I
[I]
[ A14 ]
-
-
6
37
P40
P41
I / O
I / O
双向I / O引脚具有内部上拉22KΩ寄存器，
只有42针的S- DIP可用
双向I / O引脚具有内部上拉22KΩ寄存器，
只有42针的S- DIP可用
*本RESET引脚必须由外部拉到寄存器（ 5KΩ建议）高，或将保持在低电压
不断的作息制度。
5
NT68P62-01
8位微控制器监视器（ 32K OTP ROM类型）
特点
n
n
n
n
n
n
n
n
n
n
n
工作电压范围： 4.5V至5.5V
CMOS技术的低功耗
6502 8位CMOS CPU核心
8 MHz的运行频率
32K字节的OTP （一次性编程）， ROM
512字节的RAM
一个8位定时器基地
13通道8位PWM输出与5V漏极开路
6位分辨率4通道A / D转换器
25个双向I / O端口引脚（ 8专用的I / O引脚）
水平同步/垂直同步信号处理器单独&
复合信号，包括硬件的同步信号
极性检测和频率。柜台有2套
水平同步计数间隔
n
水平同步/垂直同步极性控制输出， 5种可选
自由运行的输出信号和自测试模式，自动
静音功能，频率的一半。 I / O功能
n
两个内置的我
2
C总线接口，支持VESA
DDC1/2B+
n
两层中断管理
NMI中断源
- INTE0 （外部INT ，可选择边沿触发）
- INTMUTE （自动静音激活）
IRQ中断源
- INTS0 / 1 （ SCL转到低INT ）
- INTA0 / 1 （ INT匹配的从机地址）
- INTTX0 / 1 （移位寄存器INT ）
- INTRX0 / 1 （移位寄存器INT ）
- INTNAK0 / 1 （无应答）
- INTSTOP0 / 1 （停止条件发生INT ）
- INTE1 （外部INT ，可选择边沿触发）
- INTV （VSYNC INT ）
- INTMR （时基定时器INT ）
- INTADC （ INT完成AD转换）
n
硬件看门狗定时器功能
n
40引脚P- DIP和42针S- DIP封装
概述
该NT68P62是新一代显示器的
C
对于自动
同步和数字控制的应用程序。特别是，该芯片
支持各种有效的功能，以允许用户
轻松开发USB显示器。它包含了6502的8位
CPU核心， 512字节的RAM作为工作RAM和
堆区中， OTP ROM的32K字节，13个通道的8位
PWM D / A转换器，钥匙4通道A / D转换器
检测可节省I / O引脚，一个8位的预加载
基定时器，内部HSYNC和VSYNC信号处理器，
和一个看门狗定时器，防止系统
2
异常运行和两个I 2 C总线接口。用户
可以存储在128字节RAM的EDID数据DDC1 / 2B ，
使用户可以减少专用EEPROM用于EDID 。
半频输出功能可以节省外部单
稳态电路。所有这些设计都致力于为我们的
用户节省组件成本。 42针S -DIP IC提供
两个额外的I / O引脚 - port40 & port41 ，零件号
NT68P62U表示S- DIP IC 。对于未来的参考，
port40 & port42仅适用于42针S - DIP IC 。
1
V2.2
NT68P62-01
引脚说明
PIN号
40针
1
42针
1
称号
DAC2
[ PGM ]
2
3
2
3
DAC1/ADC3
DAC0/ADC2
[ OE ]
4
4
RESET
[ VPP ]
5
6
7
8
9
5
7
8
9
10
V
DD
GND
OSCO
OSCI
P15/INTE0
I
[P]
P
P
O
I
I / O
DAC1
DAC0
复位初始化。
I / O
O
[I]
O
O
描述
开漏输出5V ，D / A转换器输出2
[ OTP ROM程序的控制]
开漏输出5V ，D / A转换器输出1 ，带A / D共享
转换通道3的输入
开漏输出5V ，D / A转换器的输出为0，与A / D共享
转换器通道2的输入
[ OTP ROM程序输出使能]
施密特触发器输入引脚，内部低电平有效复位
推倒50KΩ寄存器*
[ OTP ROM程序的电源电压]
动力
地
晶振输出
晶振输入
双向I / O引脚具有内部上拉22KΩ寄存器，
用的外部中断source0输入引脚（ NMI）共享，
带施密特触发器，可选择触发和内部拉
高达22KΩ寄存器
双向I / O引脚具有内部上拉22KΩ寄存器，
自测试图案的输出共享
[ OTP ROM程序地址缓冲区&芯片使能]
双向I / O引脚具有内部上拉22KΩ寄存器，
与半行同步输入，带A / D转换器共用的共用
CHANNEL 3 INPUT
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
半HSYNC输出共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与A / D转换器通道1输入共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与A / D转换通道0输入共用
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
随着外部中断源1输入引脚共享，与
施密特触发器，可选择的触发，内部拉
高达22KΩ寄存器
10
11
P14/PATTERN
[ A15 / CE]
I / O
[I]
P13
I / O
[I]
P12
I / O
[I]
P11
I / O
[I]
P10
I / O
[I]
P16
I / O
11
12
P13/HALFI
[ A11 ]
12
13
P12/HALFO
[ A10 ]
13
14
P11/ADC1
[ A9 ]
14
15
P10/ADC0
[ A8 ]
15
16
P16/INTE1
3
NT68P62-01
引脚说明（续）
PIN号
40针
16 - 23
42针
17 - 24
称号
P27 – P20
[ DB7 ] - [ DB0 ]
24
25
P30/SDA0
[ A12 ]
25
26
P31/SCL0
[ A13 ]
26
27
P00/DAC7
[ A0 ]
27
28
P01/DAC8
[ A1 ]
28
29
P02/DAC9
[ A2 ]
29
30
P03/DAC10
[ A3 ]
30
31
P04/DAC11
[ A4 ]
31
32
P05/DAC12
[ A5 ]
32
33
P06/VSYNCO
[ A6 ]
33
34
P07/HSYNCO
[ A7 ]
34
35
35
36
CREG
DAC6
[ RESET ]
DAC5/SDA1
[模式]
P07
P06
P05
P04
P03
P02
P01
P00
P31
P30
复位初始化。
I / O
I / O
[I / O]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
I / O
[I]
O
O
[I]
O
[I]
描述
双向I / O引脚，推挽式结构，具有高电流
驱动器/接收器功能
[ OTP ROM程序的数据缓存]
开漏5V双向I / O引脚P30 ，共享与SDA0
我脚
2
C总线施密特触发器缓冲器
[ OTP ROM程序地址缓冲区]
开漏5V双向I / O引脚P31 ，共享与SCL0
我脚
2
C总线施密特触发器缓冲器
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出8共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出9共用
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出10共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出11共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出12共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与开漏5V的D / A转换器输出13共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与垂直同步共享出来
[ OTP ROM程序地址缓冲区]
双向I / O引脚具有内部上拉22KΩ寄存器，
与行同步共享出来
[ OTP ROM程序地址缓冲区]
片上稳压器输出，外接调节
第（ 10μF 100μF ）应接在这里
开漏输出5V ，D / A转换器输出6
[ OTP ROM复位]
开漏输出5V ，D / A转换器输出5 ，开放共享
榨干我SDA1线
2
C总线，施密特触发器缓冲
[ OTP ROM模式选择]
36
38
4
NT68P62-01
引脚说明（续）
PIN号
40针
37
42针
39
DAC4/SCL1
[模式]
38
40
DAC3
[ MODE0 ]
的HsyncI
O
[I]
O
[I]
I
开漏输出5V ，D / A转换器输出4 ，开放共享
漏SCL1行我
2
C总线，施密特触发器缓冲
[ OTP ROM模式选择]
开漏输出5V ，D / A转换器输出3
[ OTP ROM模式选择]
去抖动&施密特触发器输入引脚的视频水平
同步信号，内部上拉，复合同步共享
输入
去抖动&施密特触发输入引脚
同步信号，内部上拉，共享
与外部中断源INTV
可选择的触发，内部拉
[ OTP ROM程序地址缓冲区]
视频垂直
与输入引脚
施密特触发器，
高达22KΩ寄存器
称号
复位初始化。
I / O
描述
39
41
40
42
VSYNCI / INTV
VSYNCI
I
[I]
[ A14 ]
-
-
6
37
P40
P41
I / O
I / O
双向I / O引脚具有内部上拉22KΩ寄存器，
只有42针的S- DIP可用
双向I / O引脚具有内部上拉22KΩ寄存器，
只有42针的S- DIP可用
*本RESET引脚必须由外部拉到寄存器（ 5KΩ建议）高，或将保持在低电压
不断的作息制度。
5
QQ：2881677436 复制
