NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
200PIN一家银行无缓冲DDR SO -DIMM
基于DDR266 / 200 SDRAM 32Mx8
特点
JEDEC标准的200针小型双列直插式内存
模块（ SO -DIMM ）
32Mx64无缓冲双DDR SO -DIMM基于32Mx8
DDR SDRAM 。
性能：
PC1600
速度排序
DIMM
CAS
潜伏期
f
CK
时钟频率
t
CK
时钟周期
f
DQ
DQ突发频率
- 8B
2
100
10
200
PC2100
- 75B
2.5
133
7.5
266
- 7K
2
133
7.5
266
兆赫
ns
兆赫
单位
数据读取或写入两个时钟边沿
DRAM
LL
对齐DQ和DQS转换时钟
转场。
地址和控制信号完全同步，以积极的
时钟边沿
可编程操作：
- DIMM
CAS
延迟： 2,2.5
- 突发类型：顺序或交织
- 突发长度： 2 ， 4 ， 8
- 操作：突发读取和写入
自动刷新（ CBR）和自刷新模式
自动和控制预充电命令
13/10/2寻址（行/列/行）
7.8
s
马克斯。平均周期刷新间隔
串行存在检测
镀金触点
在66引脚TSOP II型封装的SDRAM
拟100 MHz和133 MHz的应用
输入和输出SSTL- 2兼容
V
DD
= 2.5Volt ± 0.2 ，V
DDQ
= 2.5Volt ± 0.2
单脉冲
RAS
接口
SDRAM的有4个内部银行的并发操作
模块有一个物理BANK
差分时钟输入
描述
NT256D64S88A2GM是无缓冲的200针双数据速率（ DDR ）同步DRAM双列直插内存模块（DIMM ） ，
组织为一组高速存储器阵列。该32Mx64模块是使用8 32Mx8 DDR单银行的DIMM
SDRAM的400万TSOP封装。在DIMM实现高达266MHz的高速数据传输速率。在DIMM旨在用于
经营从100 MHz到133 MHz的时钟速率的应用程序以200至266 MHz的数据率。时钟使能控制CKE0所有
DIMM上的设备。
之前的任何访问操作，则设备
CAS
等待时间和脉冲串的类型/长度/操作类型必须写入DIMM的
地址输入A0 - A12和I / O输入BA0和BA1采用的模式寄存器设置循环。
这些DIMM使用了业界的广泛用作参考设计开发的原始卡制造。使用这些共同
设计文件，最大程度地减少供应商之间的电变化。
在DIMM采用串行存在检测通过使用两针IIC协议的串行EEPROM来实现。前128个字节的串行PD的
数据编程和模块组装过程中被锁定。最后的128个字节是提供给客户。
所有桠200PIN的DDR SO -DIMM的提供一种高性能的，灵活的8字节的接口在一个2.66 “长的节省空间的占用。
订购信息
产品型号
NT256D64S88A2GM-7K
为133MHz （ 7.5ns @ CL = 2 ）
为133MHz （ 7.5ns @ CL = 2.5 ）
NT256D64S88A2GM-75B
为100MHz （ 10ns的@ CL = 2 ）
125MHz的（为8ns @ CL = 2.5 ）
NT256D64S88A2GM-8B
为100MHz （ 10ns的@ CL = 2 ）
PC1600
PC2100
32Mx64
金
2.5V
速度
143MHz下（ 7ns的@ CL = 2.5 ）
PC2100
组织
LEADS
动力
初步
01 / 2002
1
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
引脚说明
CK0 ， CK1 ，
CK0
,
CK1
CKE0,CKE1
差分时钟输入
时钟使能
行地址选通
列地址选通
写使能
芯片选择
地址输入
地址输入/ Autoprecharge
SDRAM行地址输入
参考文献。电压SSTL_2输入
V
DD
识别标志。
DQ0-DQ63
DQS0-DQS7
DM0-DM7
V
DD
V
DDQ
V
SS
NC
SCL
SDA
SA0-2
V
DDSPD
数据输入/输出
双向数据选通信号
数据口罩
电源（ 2.5V ）
电源电压的DQ （ 2.5V ）
地
无连接
串行存在检测时钟输入
串行存在检测数据输入/输出
串行存在检测地址输入
串行EEPROM正电源（ 2.5V ）
RAS
CAS
WE
S0
A0-A9, A11,A12
A10/AP
BA0 ， BA1
V
REF
V
DDID
引脚
针
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
前
V
REF
V
SS
DQ0
DQ1
V
DD
DQS0
DQ2
V
SS
DQ3
DQ8
V
DD
DQ9
DQS1
V
SS
DQ10
DQ11
V
DD
CK0
针
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
后
V
REF
V
SS
DQ4
DQ5
V
DD
DM0
DQ6
V
SS
DQ7
DQ12
V
DD
DQ13
DM1
V
SS
DQ14
DQ15
V
DD
V
DD
V
SS
V
SS
DQ20
DQ21
V
DD
DM2
DQ22
针
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
前
V
SS
DQ19
DQ24
V
DD
DQ25
DQS3
V
SS
DQ26
DQ27
V
DD
NC
NC
V
SS
NC
NC
V
DD
NC
DU
V
SS
NC
NC
V
DD
CKE1
NC
NC
针
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
后
V
SS
DQ23
DQ28
V
DD
DQ29
DM3
V
SS
DQ30
DQ31
V
DD
NC
NC
V
SS
NC
NC
V
DD
NC
DU
V
SS
V
SS
V
DD
V
DD
CKE0
DU
A11
针
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
145
147
149
前
A9
V
SS
A7
A5
A3
A1
V
DD
A10/AP
V
DD
针
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
后
A8
V
SS
A6
A4
A2
A0
V
DD
BA1
针
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
前
DQ42
DQ43
V
DD
V
DD
V
SS
V
SS
DQ48
DQ49
V
DD
DQS6
DQ50
V
SS
DQ51
DQ56
V
DD
DQ57
DQS7
V
SS
DQ58
DQ59
V
DD
SDA
SCL
V
DDSPD
V
DDID
针
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200
后
DQ46
DQ47
V
DD
CK1
CK1
V
SS
DQ52
DQ53
V
DD
DM6
DQ54
V
SS
DQ55
DQ60
V
DD
DQ61
DM7
V
SS
DQ62
DQ63
V
DD
SA0
SA1
SA2
DU
RAS
CAS
DU
DU
V
SS
DQ36
DQ37
V
DD
DM4
DQ38
V
SS
DQ39
DQ44
V
DD
DQ45
DM5
V
SS
WE
S0
DU
V
SS
DQ32
DQ33
V
DD
DQS4
DQ34
V
SS
DQ35
DQ40
V
DD
DQ41
DQS5
V
SS
CK0
V
SS
DQ16
DQ17
V
DD
DQS2
DQ18
注：所有的引脚分配是所有8个字节的无缓冲的版本是一致的。
初步
01 / 2002
2
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
输入/输出功能描述
符号
CK0 ， CK1 ， CK2
TYPE
（ SSTL ）
极性
积极
EDGE
功能
差分对的系统时钟输入的正线驱动输入到
在-DIMM PLL 。所有的DDR SDRAM的地址和控制输入的上升沿采样
其关联的时钟边沿。
在-DIMM PLL 。
激活SDRAM CK信号时高，停用时， CK信号为低电平。通过
停用时钟， CKE低启动省电模式，或自刷新
模式。
使相关的SDRAM命令解码器时低，禁用命令
解码器时高。当指令译码器被禁用，新的命令将被忽略
但以往的行动仍在继续。
当在时钟的正上升沿采样，
RAS
,
CAS
,
WE
定义
操作以由SDRAM中执行。
参考电压为SSTL- 2投入
对于DDR SDRAM输出缓冲隔离电源，以提供更好的噪声
免疫
-
选择其中SDRAM银行是活跃的。
在一个银行激活指令周期， A0 -A12定义的行地址（ RA0 - RA12 ）
当在时钟上升沿采样。
在读或写命令周期中， A0 -A9定义的列地址（ CA0 - CA9 ）
当在时钟上升沿采样。除了列地址， AP是用来
A0 - A9
A10/AP
A11,A12
（ SSTL ）
-
调用autoprecharge操作在突发读或写周期的结束。如果AP处于高，
autoprecharge选择和BA0 / BA1定义银行进行预充电。如果AP处于低电平，
autoprecharge被禁用。
在一个预充电命令周期， AP的结合使用BA0 / BA1来控制
哪家银行（县）预充电。如果AP是所有高4银行将不管预充电
BA0 / BA1的状态。如果AP处于低电平，则BA0 / BA1被用来定义哪些行进行预充电。
DQ0 - DQ63 ，
DQS0 - DQS7
（ SSTL ）
（ SSTL ）
-
活跃
高
数据和校验位输入/输出引脚相同的方式进行操作的常规
DRAM的。
数据选通信号：输出与读取数据，输入与写入数据。边缘与读取数据对齐，
集中在写入数据。用于捕获写数据。
数据写入掩模，与一个数据字节相关联。在写模式下， DM作为一个
DM0 DM7
输入
活跃
高
要写入的允许输入数据字节掩码，如果它是低，但写入操作如块它
高。在读模式下， DM线没有任何效果。 DM8与校验位相关
CB0 - CB7 ，而不是用在x64模块。
V
DD
, V
SS
SA0 - SA2
SDA
SCL
V
DDSPD
供应
供应
-
-
-
电源和接地的DDR SDRAM输入缓冲器和核心逻辑
地址输入。连接在V
DD
或V
SS
系统板上配置
串行存在检测EEPROM地址。
这种双向引脚用于数据传输移入或移出SPD EEPROM中。电阻
必须从SDA总线到V连接
DD
作为一个上拉电阻。
这个信号被用于时钟数据移入和移出该SPD EEPROM中的。电阻可
从SCL班车时间为V连接
DD
作为一个上拉电阻。
串行EEPROM正电源。
CK0
,
CK1
,
CK2
（ SSTL ）
差分对的系统时钟输入端的负的负线驱动输入到
EDGE
活跃
高
CKE0
（ SSTL ）
S0
（ SSTL ）
活跃
低
活跃
低
RAS
,
CAS
,
WE
V
REF
V
DDQ
BA0 ， BA1
（ SSTL ）
供应
供应
（ SSTL ）
初步
01 / 2002
3
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
功能框图
（ 1银行， 32Mx8的DDR SDRAM ）
S0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
S0
BA0-BA1
A0-A12
RAS
CAS
CKE0
WE
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CK0
120欧
CK0
CK1
120欧
CK1
CK2
120欧
CK2
VDDQ
VDD
VREF
VSS
VDDID
D0
D0
D0
D0
-
-
-
-
D7
D7
D7
D7
SDRAM X 0
SDRAM ×4
SDRAM ×4
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQS4
DM4
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
D0
D4
D1
D5
D2
D6
D3
D7
CS ： SDRAM的D0 D7
BA0 - BA1 ： SDRAM的D0 D7
A0 - A12 ： SDRAM的D0 D7
RAS ： SDRAM的D0 D7
CAS ： SDRAM的D0 D7
CKE0 ： SDRAM的D0 D7
WE： SDRAM的D0 D7
串行PD
SCL
WP
A0
SA0
A1
SA1
A2
SA2
SDA
注意事项：
1.
2.
3.
4.
表带：见注4
DQ到I / O绞可以被一个字节中的变化。
DQ / DQS / DM / CKE / S的关系得以维持，如图所示。
DQ / DQS / DM / DQS电阻是22欧姆。
VDDID表带连接（存储设备VDD ， VDDQ ） ：
表带OUT （ OPEN ） ： VDD = VDDQ
表带中（VSS） ： VDD为不等于VDDQ 。
初步
01 / 2002
4
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
串行存在检测 -
2第1部分
SPD项值
字节
描述
串行PD字节时写入的数
生产
总字节数串行PD设备
基本内存类型
行数在大会地址
在大会列地址数
DIMM银行数量
大会数据宽度
大会数据宽度（续“
)
本届大会的电压电平接口
在CL DDR SDRAM的设备周期时间= 2.5
DDR SDRAM器件的存取时间
在时钟CL = 2.5
DIMM配置类型
刷新率/类型
初级DDR SDRAM的宽度
错误检查DDR SDRAM的设备宽度
DDR SDRAM器件的Attr ：最小CLK延迟，
随机存取上校
DDR SDRAM的设备属性：
突发长度支持
DDR SDRAM器件属性：数
银行设备
DDR SDRAM的设备属性： CAS
潜伏期支持
DDR SDRAM的设备属性： CS延迟
DDR SDRAM的设备属性： WE延迟
DDR SDRAM的设备属性：
DDR SDRAM的设备属性：一般
最小时钟周期在CL = 2
最大数据存取时间从时钟在
CL=2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在
CL=1
最小行预充电时间（t
RP
)
最小行主动向行主动延迟
(t
RRD
)
最低RAS到CAS的延迟（T
RCD
)
最低RAS脉冲宽度（T
RAS
)
模块库密度
地址和命令设置时间之前
时钟
地址和命令后保持时间
时钟
之前的数据输入建立时间时钟
数据输入保持时间后，时钟
版权所有
SPD修订
校验和数据
初始
0.9ns
0.9ns
0.5ns
0.5ns
20ns
15ns
20ns
45ns
7.5ns
0.75ns
2/2.5
7ns
0.75ns
DDR266A DDR266B
-7K
0
1
2
3
4
5
6.
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36-61
62
63
-75B
128
256
DDR SDRAM
13
10
1
X64
X64
SSTL 2.5V
7.5ns
0.75ns
非奇偶校验
SR/1x(7.8us)
X8
不适用
1时钟
2,4,8
4
2/2.5
0
1
差分时钟
+/- 0.2V电压容差
10ns
0.75ns
不适用
不适用
20ns
15ns
20ns
45ns
256MB
0.9ns
0.9ns
0.5ns
0.5ns
未定义
初始
初始
00
8F
1.1ns
1.1ns
0.6ns
0.6ns
90
90
50
50
20ns
15ns
20ns
50ns
50
3C
50
2D
10ns
0.8ns
75
75
2/2.5
0C
8ns
0.8ns
70
75
DDR200
-8B
PD串行数据输入（十六进制）
DDR266A DDR266B
-7K
-75
80
08
07
0D
0A
01
40
00
04
75
75
00
82
08
00
01
0E
04
0C
01
02
20
00
A0
75
00
00
50
3C
50
2D
40
90
90
50
50
00
00
BF
00
45
B0
B0
60
60
50
3C
50
32
A0
80
0C
80
80
DDR200
-8B
记
初步
01 / 2002
5
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
200PIN一家银行无缓冲DDR SO -DIMM
基于DDR266 / 200 SDRAM 32Mx8
特点
JEDEC标准的200针小型双列直插式内存
模块（ SO -DIMM ）
32Mx64无缓冲双DDR SO -DIMM基于32Mx8
DDR SDRAM 。
性能：
PC1600
速度排序
DIMM
CAS
潜伏期
f
CK
时钟频率
t
CK
时钟周期
f
DQ
DQ突发频率
- 8B
2
100
10
200
PC2100
- 75B
2.5
133
7.5
266
- 7K
2
133
7.5
266
兆赫
ns
兆赫
单位
数据读取或写入两个时钟边沿
DRAM
LL
对齐DQ和DQS转换时钟
转场。
地址和控制信号完全同步，以积极的
时钟边沿
可编程操作：
- DIMM
CAS
延迟： 2,2.5
- 突发类型：顺序或交织
- 突发长度： 2 ， 4 ， 8
- 操作：突发读取和写入
自动刷新（ CBR）和自刷新模式
自动和控制预充电命令
13/10/2寻址（行/列/行）
7.8
s
马克斯。平均周期刷新间隔
串行存在检测
镀金触点
在66引脚TSOP II型封装的SDRAM
拟100 MHz和133 MHz的应用
输入和输出SSTL- 2兼容
V
DD
= 2.5Volt ± 0.2 ，V
DDQ
= 2.5Volt ± 0.2
单脉冲
RAS
接口
SDRAM的有4个内部银行的并发操作
模块有一个物理BANK
差分时钟输入
描述
NT256D64S88A2GM是无缓冲的200针双数据速率（ DDR ）同步DRAM双列直插内存模块（DIMM ） ，
组织为一组高速存储器阵列。该32Mx64模块是使用8 32Mx8 DDR单银行的DIMM
SDRAM的400万TSOP封装。在DIMM实现高达266MHz的高速数据传输速率。在DIMM旨在用于
经营从100 MHz到133 MHz的时钟速率的应用程序以200至266 MHz的数据率。时钟使能控制CKE0所有
DIMM上的设备。
之前的任何访问操作，则设备
CAS
等待时间和脉冲串的类型/长度/操作类型必须写入DIMM的
地址输入A0 - A12和I / O输入BA0和BA1采用的模式寄存器设置循环。
这些DIMM使用了业界的广泛用作参考设计开发的原始卡制造。使用这些共同
设计文件，最大程度地减少供应商之间的电变化。
在DIMM采用串行存在检测通过使用两针IIC协议的串行EEPROM来实现。前128个字节的串行PD的
数据编程和模块组装过程中被锁定。最后的128个字节是提供给客户。
所有桠200PIN的DDR SO -DIMM的提供一种高性能的，灵活的8字节的接口在一个2.66 “长的节省空间的占用。
订购信息
产品型号
NT256D64S88A2GM-7K
为133MHz （ 7.5ns @ CL = 2 ）
为133MHz （ 7.5ns @ CL = 2.5 ）
NT256D64S88A2GM-75B
为100MHz （ 10ns的@ CL = 2 ）
125MHz的（为8ns @ CL = 2.5 ）
NT256D64S88A2GM-8B
为100MHz （ 10ns的@ CL = 2 ）
PC1600
PC2100
32Mx64
金
2.5V
速度
143MHz下（ 7ns的@ CL = 2.5 ）
PC2100
组织
LEADS
动力
初步
01 / 2002
1
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
引脚说明
CK0 ， CK1 ，
CK0
,
CK1
CKE0,CKE1
差分时钟输入
时钟使能
行地址选通
列地址选通
写使能
芯片选择
地址输入
地址输入/ Autoprecharge
SDRAM行地址输入
参考文献。电压SSTL_2输入
V
DD
识别标志。
DQ0-DQ63
DQS0-DQS7
DM0-DM7
V
DD
V
DDQ
V
SS
NC
SCL
SDA
SA0-2
V
DDSPD
数据输入/输出
双向数据选通信号
数据口罩
电源（ 2.5V ）
电源电压的DQ （ 2.5V ）
地
无连接
串行存在检测时钟输入
串行存在检测数据输入/输出
串行存在检测地址输入
串行EEPROM正电源（ 2.5V ）
RAS
CAS
WE
S0
A0-A9, A11,A12
A10/AP
BA0 ， BA1
V
REF
V
DDID
引脚
针
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
前
V
REF
V
SS
DQ0
DQ1
V
DD
DQS0
DQ2
V
SS
DQ3
DQ8
V
DD
DQ9
DQS1
V
SS
DQ10
DQ11
V
DD
CK0
针
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
后
V
REF
V
SS
DQ4
DQ5
V
DD
DM0
DQ6
V
SS
DQ7
DQ12
V
DD
DQ13
DM1
V
SS
DQ14
DQ15
V
DD
V
DD
V
SS
V
SS
DQ20
DQ21
V
DD
DM2
DQ22
针
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
前
V
SS
DQ19
DQ24
V
DD
DQ25
DQS3
V
SS
DQ26
DQ27
V
DD
NC
NC
V
SS
NC
NC
V
DD
NC
DU
V
SS
NC
NC
V
DD
CKE1
NC
NC
针
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
后
V
SS
DQ23
DQ28
V
DD
DQ29
DM3
V
SS
DQ30
DQ31
V
DD
NC
NC
V
SS
NC
NC
V
DD
NC
DU
V
SS
V
SS
V
DD
V
DD
CKE0
DU
A11
针
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
145
147
149
前
A9
V
SS
A7
A5
A3
A1
V
DD
A10/AP
V
DD
针
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
后
A8
V
SS
A6
A4
A2
A0
V
DD
BA1
针
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
前
DQ42
DQ43
V
DD
V
DD
V
SS
V
SS
DQ48
DQ49
V
DD
DQS6
DQ50
V
SS
DQ51
DQ56
V
DD
DQ57
DQS7
V
SS
DQ58
DQ59
V
DD
SDA
SCL
V
DDSPD
V
DDID
针
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200
后
DQ46
DQ47
V
DD
CK1
CK1
V
SS
DQ52
DQ53
V
DD
DM6
DQ54
V
SS
DQ55
DQ60
V
DD
DQ61
DM7
V
SS
DQ62
DQ63
V
DD
SA0
SA1
SA2
DU
RAS
CAS
DU
DU
V
SS
DQ36
DQ37
V
DD
DM4
DQ38
V
SS
DQ39
DQ44
V
DD
DQ45
DM5
V
SS
WE
S0
DU
V
SS
DQ32
DQ33
V
DD
DQS4
DQ34
V
SS
DQ35
DQ40
V
DD
DQ41
DQS5
V
SS
CK0
V
SS
DQ16
DQ17
V
DD
DQS2
DQ18
注：所有的引脚分配是所有8个字节的无缓冲的版本是一致的。
初步
01 / 2002
2
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
输入/输出功能描述
符号
CK0 ， CK1 ， CK2
TYPE
（ SSTL ）
极性
积极
EDGE
功能
差分对的系统时钟输入的正线驱动输入到
在-DIMM PLL 。所有的DDR SDRAM的地址和控制输入的上升沿采样
其关联的时钟边沿。
在-DIMM PLL 。
激活SDRAM CK信号时高，停用时， CK信号为低电平。通过
停用时钟， CKE低启动省电模式，或自刷新
模式。
使相关的SDRAM命令解码器时低，禁用命令
解码器时高。当指令译码器被禁用，新的命令将被忽略
但以往的行动仍在继续。
当在时钟的正上升沿采样，
RAS
,
CAS
,
WE
定义
操作以由SDRAM中执行。
参考电压为SSTL- 2投入
对于DDR SDRAM输出缓冲隔离电源，以提供更好的噪声
免疫
-
选择其中SDRAM银行是活跃的。
在一个银行激活指令周期， A0 -A12定义的行地址（ RA0 - RA12 ）
当在时钟上升沿采样。
在读或写命令周期中， A0 -A9定义的列地址（ CA0 - CA9 ）
当在时钟上升沿采样。除了列地址， AP是用来
A0 - A9
A10/AP
A11,A12
（ SSTL ）
-
调用autoprecharge操作在突发读或写周期的结束。如果AP处于高，
autoprecharge选择和BA0 / BA1定义银行进行预充电。如果AP处于低电平，
autoprecharge被禁用。
在一个预充电命令周期， AP的结合使用BA0 / BA1来控制
哪家银行（县）预充电。如果AP是所有高4银行将不管预充电
BA0 / BA1的状态。如果AP处于低电平，则BA0 / BA1被用来定义哪些行进行预充电。
DQ0 - DQ63 ，
DQS0 - DQS7
（ SSTL ）
（ SSTL ）
-
活跃
高
数据和校验位输入/输出引脚相同的方式进行操作的常规
DRAM的。
数据选通信号：输出与读取数据，输入与写入数据。边缘与读取数据对齐，
集中在写入数据。用于捕获写数据。
数据写入掩模，与一个数据字节相关联。在写模式下， DM作为一个
DM0 DM7
输入
活跃
高
要写入的允许输入数据字节掩码，如果它是低，但写入操作如块它
高。在读模式下， DM线没有任何效果。 DM8与校验位相关
CB0 - CB7 ，而不是用在x64模块。
V
DD
, V
SS
SA0 - SA2
SDA
SCL
V
DDSPD
供应
供应
-
-
-
电源和接地的DDR SDRAM输入缓冲器和核心逻辑
地址输入。连接在V
DD
或V
SS
系统板上配置
串行存在检测EEPROM地址。
这种双向引脚用于数据传输移入或移出SPD EEPROM中。电阻
必须从SDA总线到V连接
DD
作为一个上拉电阻。
这个信号被用于时钟数据移入和移出该SPD EEPROM中的。电阻可
从SCL班车时间为V连接
DD
作为一个上拉电阻。
串行EEPROM正电源。
CK0
,
CK1
,
CK2
（ SSTL ）
差分对的系统时钟输入端的负的负线驱动输入到
EDGE
活跃
高
CKE0
（ SSTL ）
S0
（ SSTL ）
活跃
低
活跃
低
RAS
,
CAS
,
WE
V
REF
V
DDQ
BA0 ， BA1
（ SSTL ）
供应
供应
（ SSTL ）
初步
01 / 2002
3
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
功能框图
（ 1银行， 32Mx8的DDR SDRAM ）
S0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
S0
BA0-BA1
A0-A12
RAS
CAS
CKE0
WE
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CK0
120欧
CK0
CK1
120欧
CK1
CK2
120欧
CK2
VDDQ
VDD
VREF
VSS
VDDID
D0
D0
D0
D0
-
-
-
-
D7
D7
D7
D7
SDRAM X 0
SDRAM ×4
SDRAM ×4
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQS4
DM4
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
D0
D4
D1
D5
D2
D6
D3
D7
CS ： SDRAM的D0 D7
BA0 - BA1 ： SDRAM的D0 D7
A0 - A12 ： SDRAM的D0 D7
RAS ： SDRAM的D0 D7
CAS ： SDRAM的D0 D7
CKE0 ： SDRAM的D0 D7
WE： SDRAM的D0 D7
串行PD
SCL
WP
A0
SA0
A1
SA1
A2
SA2
SDA
注意事项：
1.
2.
3.
4.
表带：见注4
DQ到I / O绞可以被一个字节中的变化。
DQ / DQS / DM / CKE / S的关系得以维持，如图所示。
DQ / DQS / DM / DQS电阻是22欧姆。
VDDID表带连接（存储设备VDD ， VDDQ ） ：
表带OUT （ OPEN ） ： VDD = VDDQ
表带中（VSS） ： VDD为不等于VDDQ 。
初步
01 / 2002
4
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
串行存在检测 -
2第1部分
SPD项值
字节
描述
串行PD字节时写入的数
生产
总字节数串行PD设备
基本内存类型
行数在大会地址
在大会列地址数
DIMM银行数量
大会数据宽度
大会数据宽度（续“
)
本届大会的电压电平接口
在CL DDR SDRAM的设备周期时间= 2.5
DDR SDRAM器件的存取时间
在时钟CL = 2.5
DIMM配置类型
刷新率/类型
初级DDR SDRAM的宽度
错误检查DDR SDRAM的设备宽度
DDR SDRAM器件的Attr ：最小CLK延迟，
随机存取上校
DDR SDRAM的设备属性：
突发长度支持
DDR SDRAM器件属性：数
银行设备
DDR SDRAM的设备属性： CAS
潜伏期支持
DDR SDRAM的设备属性： CS延迟
DDR SDRAM的设备属性： WE延迟
DDR SDRAM的设备属性：
DDR SDRAM的设备属性：一般
最小时钟周期在CL = 2
最大数据存取时间从时钟在
CL=2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在
CL=1
最小行预充电时间（t
RP
)
最小行主动向行主动延迟
(t
RRD
)
最低RAS到CAS的延迟（T
RCD
)
最低RAS脉冲宽度（T
RAS
)
模块库密度
地址和命令设置时间之前
时钟
地址和命令后保持时间
时钟
之前的数据输入建立时间时钟
数据输入保持时间后，时钟
版权所有
SPD修订
校验和数据
初始
0.9ns
0.9ns
0.5ns
0.5ns
20ns
15ns
20ns
45ns
7.5ns
0.75ns
2/2.5
7ns
0.75ns
DDR266A DDR266B
-7K
0
1
2
3
4
5
6.
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36-61
62
63
-75B
128
256
DDR SDRAM
13
10
1
X64
X64
SSTL 2.5V
7.5ns
0.75ns
非奇偶校验
SR/1x(7.8us)
X8
不适用
1时钟
2,4,8
4
2/2.5
0
1
差分时钟
+/- 0.2V电压容差
10ns
0.75ns
不适用
不适用
20ns
15ns
20ns
45ns
256MB
0.9ns
0.9ns
0.5ns
0.5ns
未定义
初始
初始
00
8F
1.1ns
1.1ns
0.6ns
0.6ns
90
90
50
50
20ns
15ns
20ns
50ns
50
3C
50
2D
10ns
0.8ns
75
75
2/2.5
0C
8ns
0.8ns
70
75
DDR200
-8B
PD串行数据输入（十六进制）
DDR266A DDR266B
-7K
-75
80
08
07
0D
0A
01
40
00
04
75
75
00
82
08
00
01
0E
04
0C
01
02
20
00
A0
75
00
00
50
3C
50
2D
40
90
90
50
50
00
00
BF
00
45
B0
B0
60
60
50
3C
50
32
A0
80
0C
80
80
DDR200
-8B
记
初步
01 / 2002
5
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
200PIN一家银行无缓冲DDR SO -DIMM
基于DDR266 / 200 SDRAM 32Mx8
特点
JEDEC标准的200针小型双列直插式内存
模块（ SO -DIMM ）
32Mx64无缓冲双DDR SO -DIMM基于32Mx8
DDR SDRAM 。
性能：
PC1600
速度排序
DIMM
CAS
潜伏期
f
CK
时钟频率
t
CK
时钟周期
f
DQ
DQ突发频率
- 8B
2
100
10
200
PC2100
- 75B
2.5
133
7.5
266
- 7K
2
133
7.5
266
兆赫
ns
兆赫
单位
数据读取或写入两个时钟边沿
DRAM
LL
对齐DQ和DQS转换时钟
转场。
地址和控制信号完全同步，以积极的
时钟边沿
可编程操作：
- DIMM
CAS
延迟： 2,2.5
- 突发类型：顺序或交织
- 突发长度： 2 ， 4 ， 8
- 操作：突发读取和写入
自动刷新（ CBR）和自刷新模式
自动和控制预充电命令
13/10/2寻址（行/列/行）
7.8
s
马克斯。平均周期刷新间隔
串行存在检测
镀金触点
在66引脚TSOP II型封装的SDRAM
拟100 MHz和133 MHz的应用
输入和输出SSTL- 2兼容
V
DD
= 2.5Volt ± 0.2 ，V
DDQ
= 2.5Volt ± 0.2
单脉冲
RAS
接口
SDRAM的有4个内部银行的并发操作
模块有一个物理BANK
差分时钟输入
描述
NT256D64S88A2GM是无缓冲的200针双数据速率（ DDR ）同步DRAM双列直插内存模块（DIMM ） ，
组织为一组高速存储器阵列。该32Mx64模块是使用8 32Mx8 DDR单银行的DIMM
SDRAM的400万TSOP封装。在DIMM实现高达266MHz的高速数据传输速率。在DIMM旨在用于
经营从100 MHz到133 MHz的时钟速率的应用程序以200至266 MHz的数据率。时钟使能控制CKE0所有
DIMM上的设备。
之前的任何访问操作，则设备
CAS
等待时间和脉冲串的类型/长度/操作类型必须写入DIMM的
地址输入A0 - A12和I / O输入BA0和BA1采用的模式寄存器设置循环。
这些DIMM使用了业界的广泛用作参考设计开发的原始卡制造。使用这些共同
设计文件，最大程度地减少供应商之间的电变化。
在DIMM采用串行存在检测通过使用两针IIC协议的串行EEPROM来实现。前128个字节的串行PD的
数据编程和模块组装过程中被锁定。最后的128个字节是提供给客户。
所有桠200PIN的DDR SO -DIMM的提供一种高性能的，灵活的8字节的接口在一个2.66 “长的节省空间的占用。
订购信息
产品型号
NT256D64S88A2GM-7K
为133MHz （ 7.5ns @ CL = 2 ）
为133MHz （ 7.5ns @ CL = 2.5 ）
NT256D64S88A2GM-75B
为100MHz （ 10ns的@ CL = 2 ）
125MHz的（为8ns @ CL = 2.5 ）
NT256D64S88A2GM-8B
为100MHz （ 10ns的@ CL = 2 ）
PC1600
PC2100
32Mx64
金
2.5V
速度
143MHz下（ 7ns的@ CL = 2.5 ）
PC2100
组织
LEADS
动力
初步
01 / 2002
1
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
引脚说明
CK0 ， CK1 ，
CK0
,
CK1
CKE0,CKE1
差分时钟输入
时钟使能
行地址选通
列地址选通
写使能
芯片选择
地址输入
地址输入/ Autoprecharge
SDRAM行地址输入
参考文献。电压SSTL_2输入
V
DD
识别标志。
DQ0-DQ63
DQS0-DQS7
DM0-DM7
V
DD
V
DDQ
V
SS
NC
SCL
SDA
SA0-2
V
DDSPD
数据输入/输出
双向数据选通信号
数据口罩
电源（ 2.5V ）
电源电压的DQ （ 2.5V ）
地
无连接
串行存在检测时钟输入
串行存在检测数据输入/输出
串行存在检测地址输入
串行EEPROM正电源（ 2.5V ）
RAS
CAS
WE
S0
A0-A9, A11,A12
A10/AP
BA0 ， BA1
V
REF
V
DDID
引脚
针
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
前
V
REF
V
SS
DQ0
DQ1
V
DD
DQS0
DQ2
V
SS
DQ3
DQ8
V
DD
DQ9
DQS1
V
SS
DQ10
DQ11
V
DD
CK0
针
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
后
V
REF
V
SS
DQ4
DQ5
V
DD
DM0
DQ6
V
SS
DQ7
DQ12
V
DD
DQ13
DM1
V
SS
DQ14
DQ15
V
DD
V
DD
V
SS
V
SS
DQ20
DQ21
V
DD
DM2
DQ22
针
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
前
V
SS
DQ19
DQ24
V
DD
DQ25
DQS3
V
SS
DQ26
DQ27
V
DD
NC
NC
V
SS
NC
NC
V
DD
NC
DU
V
SS
NC
NC
V
DD
CKE1
NC
NC
针
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
后
V
SS
DQ23
DQ28
V
DD
DQ29
DM3
V
SS
DQ30
DQ31
V
DD
NC
NC
V
SS
NC
NC
V
DD
NC
DU
V
SS
V
SS
V
DD
V
DD
CKE0
DU
A11
针
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
145
147
149
前
A9
V
SS
A7
A5
A3
A1
V
DD
A10/AP
V
DD
针
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
146
148
150
后
A8
V
SS
A6
A4
A2
A0
V
DD
BA1
针
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199
前
DQ42
DQ43
V
DD
V
DD
V
SS
V
SS
DQ48
DQ49
V
DD
DQS6
DQ50
V
SS
DQ51
DQ56
V
DD
DQ57
DQS7
V
SS
DQ58
DQ59
V
DD
SDA
SCL
V
DDSPD
V
DDID
针
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200
后
DQ46
DQ47
V
DD
CK1
CK1
V
SS
DQ52
DQ53
V
DD
DM6
DQ54
V
SS
DQ55
DQ60
V
DD
DQ61
DM7
V
SS
DQ62
DQ63
V
DD
SA0
SA1
SA2
DU
RAS
CAS
DU
DU
V
SS
DQ36
DQ37
V
DD
DM4
DQ38
V
SS
DQ39
DQ44
V
DD
DQ45
DM5
V
SS
WE
S0
DU
V
SS
DQ32
DQ33
V
DD
DQS4
DQ34
V
SS
DQ35
DQ40
V
DD
DQ41
DQS5
V
SS
CK0
V
SS
DQ16
DQ17
V
DD
DQS2
DQ18
注：所有的引脚分配是所有8个字节的无缓冲的版本是一致的。
初步
01 / 2002
2
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
输入/输出功能描述
符号
CK0 ， CK1 ， CK2
TYPE
（ SSTL ）
极性
积极
EDGE
功能
差分对的系统时钟输入的正线驱动输入到
在-DIMM PLL 。所有的DDR SDRAM的地址和控制输入的上升沿采样
其关联的时钟边沿。
在-DIMM PLL 。
激活SDRAM CK信号时高，停用时， CK信号为低电平。通过
停用时钟， CKE低启动省电模式，或自刷新
模式。
使相关的SDRAM命令解码器时低，禁用命令
解码器时高。当指令译码器被禁用，新的命令将被忽略
但以往的行动仍在继续。
当在时钟的正上升沿采样，
RAS
,
CAS
,
WE
定义
操作以由SDRAM中执行。
参考电压为SSTL- 2投入
对于DDR SDRAM输出缓冲隔离电源，以提供更好的噪声
免疫
-
选择其中SDRAM银行是活跃的。
在一个银行激活指令周期， A0 -A12定义的行地址（ RA0 - RA12 ）
当在时钟上升沿采样。
在读或写命令周期中， A0 -A9定义的列地址（ CA0 - CA9 ）
当在时钟上升沿采样。除了列地址， AP是用来
A0 - A9
A10/AP
A11,A12
（ SSTL ）
-
调用autoprecharge操作在突发读或写周期的结束。如果AP处于高，
autoprecharge选择和BA0 / BA1定义银行进行预充电。如果AP处于低电平，
autoprecharge被禁用。
在一个预充电命令周期， AP的结合使用BA0 / BA1来控制
哪家银行（县）预充电。如果AP是所有高4银行将不管预充电
BA0 / BA1的状态。如果AP处于低电平，则BA0 / BA1被用来定义哪些行进行预充电。
DQ0 - DQ63 ，
DQS0 - DQS7
（ SSTL ）
（ SSTL ）
-
活跃
高
数据和校验位输入/输出引脚相同的方式进行操作的常规
DRAM的。
数据选通信号：输出与读取数据，输入与写入数据。边缘与读取数据对齐，
集中在写入数据。用于捕获写数据。
数据写入掩模，与一个数据字节相关联。在写模式下， DM作为一个
DM0 DM7
输入
活跃
高
要写入的允许输入数据字节掩码，如果它是低，但写入操作如块它
高。在读模式下， DM线没有任何效果。 DM8与校验位相关
CB0 - CB7 ，而不是用在x64模块。
V
DD
, V
SS
SA0 - SA2
SDA
SCL
V
DDSPD
供应
供应
-
-
-
电源和接地的DDR SDRAM输入缓冲器和核心逻辑
地址输入。连接在V
DD
或V
SS
系统板上配置
串行存在检测EEPROM地址。
这种双向引脚用于数据传输移入或移出SPD EEPROM中。电阻
必须从SDA总线到V连接
DD
作为一个上拉电阻。
这个信号被用于时钟数据移入和移出该SPD EEPROM中的。电阻可
从SCL班车时间为V连接
DD
作为一个上拉电阻。
串行EEPROM正电源。
CK0
,
CK1
,
CK2
（ SSTL ）
差分对的系统时钟输入端的负的负线驱动输入到
EDGE
活跃
高
CKE0
（ SSTL ）
S0
（ SSTL ）
活跃
低
活跃
低
RAS
,
CAS
,
WE
V
REF
V
DDQ
BA0 ， BA1
（ SSTL ）
供应
供应
（ SSTL ）
初步
01 / 2002
3
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
功能框图
（ 1银行， 32Mx8的DDR SDRAM ）
S0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
S0
BA0-BA1
A0-A12
RAS
CAS
CKE0
WE
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CK0
120欧
CK0
CK1
120欧
CK1
CK2
120欧
CK2
VDDQ
VDD
VREF
VSS
VDDID
D0
D0
D0
D0
-
-
-
-
D7
D7
D7
D7
SDRAM X 0
SDRAM ×4
SDRAM ×4
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
DQS4
DM4
DM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
的DQ
D0
D4
D1
D5
D2
D6
D3
D7
CS ： SDRAM的D0 D7
BA0 - BA1 ： SDRAM的D0 D7
A0 - A12 ： SDRAM的D0 D7
RAS ： SDRAM的D0 D7
CAS ： SDRAM的D0 D7
CKE0 ： SDRAM的D0 D7
WE： SDRAM的D0 D7
串行PD
SCL
WP
A0
SA0
A1
SA1
A2
SA2
SDA
注意事项：
1.
2.
3.
4.
表带：见注4
DQ到I / O绞可以被一个字节中的变化。
DQ / DQS / DM / CKE / S的关系得以维持，如图所示。
DQ / DQS / DM / DQS电阻是22欧姆。
VDDID表带连接（存储设备VDD ， VDDQ ） ：
表带OUT （ OPEN ） ： VDD = VDDQ
表带中（VSS） ： VDD为不等于VDDQ 。
初步
01 / 2002
4
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256D64S88A2GM
256MB ： 32M ×64
PC2100 / PC1600 DDR无缓冲SO-DIMM
串行存在检测 -
2第1部分
SPD项值
字节
描述
串行PD字节时写入的数
生产
总字节数串行PD设备
基本内存类型
行数在大会地址
在大会列地址数
DIMM银行数量
大会数据宽度
大会数据宽度（续“
)
本届大会的电压电平接口
在CL DDR SDRAM的设备周期时间= 2.5
DDR SDRAM器件的存取时间
在时钟CL = 2.5
DIMM配置类型
刷新率/类型
初级DDR SDRAM的宽度
错误检查DDR SDRAM的设备宽度
DDR SDRAM器件的Attr ：最小CLK延迟，
随机存取上校
DDR SDRAM的设备属性：
突发长度支持
DDR SDRAM器件属性：数
银行设备
DDR SDRAM的设备属性： CAS
潜伏期支持
DDR SDRAM的设备属性： CS延迟
DDR SDRAM的设备属性： WE延迟
DDR SDRAM的设备属性：
DDR SDRAM的设备属性：一般
最小时钟周期在CL = 2
最大数据存取时间从时钟在
CL=2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在
CL=1
最小行预充电时间（t
RP
)
最小行主动向行主动延迟
(t
RRD
)
最低RAS到CAS的延迟（T
RCD
)
最低RAS脉冲宽度（T
RAS
)
模块库密度
地址和命令设置时间之前
时钟
地址和命令后保持时间
时钟
之前的数据输入建立时间时钟
数据输入保持时间后，时钟
版权所有
SPD修订
校验和数据
初始
0.9ns
0.9ns
0.5ns
0.5ns
20ns
15ns
20ns
45ns
7.5ns
0.75ns
2/2.5
7ns
0.75ns
DDR266A DDR266B
-7K
0
1
2
3
4
5
6.
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36-61
62
63
-75B
128
256
DDR SDRAM
13
10
1
X64
X64
SSTL 2.5V
7.5ns
0.75ns
非奇偶校验
SR/1x(7.8us)
X8
不适用
1时钟
2,4,8
4
2/2.5
0
1
差分时钟
+/- 0.2V电压容差
10ns
0.75ns
不适用
不适用
20ns
15ns
20ns
45ns
256MB
0.9ns
0.9ns
0.5ns
0.5ns
未定义
初始
初始
00
8F
1.1ns
1.1ns
0.6ns
0.6ns
90
90
50
50
20ns
15ns
20ns
50ns
50
3C
50
2D
10ns
0.8ns
75
75
2/2.5
0C
8ns
0.8ns
70
75
DDR200
-8B
PD串行数据输入（十六进制）
DDR266A DDR266B
-7K
-75
80
08
07
0D
0A
01
40
00
04
75
75
00
82
08
00
01
0E
04
0C
01
02
20
00
A0
75
00
00
50
3C
50
2D
40
90
90
50
50
00
00
BF
00
45
B0
B0
60
60
50
3C
50
32
A0
80
0C
80
80
DDR200
-8B
记
初步
01 / 2002
5
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
QQ：2881677436 复制
