集成电路
74F841/842/843/845/846
总线接口锁存器
产品speci fi cation
/ 842 / 844分之843 /八百四十六分之八百四十五1999年取代了数据表74F841 08年1月
1999年06月23日
IC15数据手册
飞利浦
半导体
飞利浦半导体
产品speci fi cation
总线接口锁存器
74F841/74F842/74F843/
74F845/74F846
74F841 / 74F842的10位总线接口锁存器，非反相/反相（三态）
74F843 9位总线接口锁存器，非反相（三态）
74F845 / 74F846 8位总线接口锁存器，非反相/反相（三态）
特点
高速并行锁存器
额外的数据宽度为承载宽的地址/数据路径或公交车
奇偶
描述
该74F841-74F846总线接口锁存器系列的设计
公交车更广泛的地址/数据路径提供额外的数据宽度
携带奇偶校验。
该74F841-74F846系列funcitonally的引脚兼容，
AMD AM29841 - AM29846系列。
该74F841由10 D型锁存器具有三态输出。该
触发器出现透明的数据时，锁存使能（ LE ）是
高。这允许异步操作中，当输出转换
遵循转型期的数据。在乐高至低跳变时，
数据符合的设置和保持时间进行锁存。
数据出现在总线上，当输出使能（ OE ）为低。
当OE为高电平时，输出处于高阻抗状态。
该74F842是74F841的反相输出版本。
该74F843由九个D型锁存器具有三态输出。在
除了LE和OE引脚， 74F843有一个主复位
（ MR）引脚和预置（ PRE ）引脚。这些引脚是理想的平价巴士
接口在高性能的系统。当MR为低电平时，
输出为低，如果OE为低。当MR为高电平时，数据可
输入到锁存器。当PRE为低电平时，输出为高电平，如果OE
为低电平时， PRE覆盖MR 。
该74F845由八个D型锁存器具有三态输出。在
除了LE ， OE ， MR和PRE引脚， 74F845有两个
addtitional OE引脚合共三个输出启用（ OE0 ，
OE1 ， OE2 ）引脚。
多Ouptut启用（ OE0 ， OE1 ， OE2 ）允许多用户
控制接口，如CS ，DMA和RD / WR的。
该74F846是74F845的反相输出版本。
高阻抗NPN基极输入结构，最大限度地减少总线负载
IIL为20μA VS 1000A为AM29841系列
缓冲控制输入，以降低交流的影响
理想的地方高速，轻载或无风扇增加的
需要与MOS微处理器
正和负的过枝条钳位到接地
3 ，国家在上电和掉电输出无故障
48毫安灌电流
纤薄双列直插式300万包
宽边引出线
引脚对引脚和功能兼容AMD AM29841-846
系列
TYPE
74F841, 74F842
74F843, 74F845
74F846
典型
传播
延迟
5.5ns
5.5ns
6.2ns
典型
电源电流
（总）
60mA
75mA
60mA
订购信息
套餐
24引脚塑料DIP斯利姆（ 300万）
24引脚塑料溶胶
商用系列
V
CC
= 5V ±10 ％ ;牛逼
AMB
= 0 ° C至+ 70°C
N74F841N ， N74F842N ， N74F843N ， N74F845N ， N74F846N
N74F841D ， N74F842D ， N74F843D ， N74F845D ， N74F846D
封装图
数
SOT222-1
SOT137-1
输入和输出负载和扇出表
引脚
Dn
LE
OE ， OEN
MR
PRE
Qn
Qn
数据输入
锁存使能输入
输出使能输入（低电平有效）
主复位输入（低电平有效）
预置输入（低电平有效）
数据输出
数据输出
描述
74F(U.L.)
HIGH / LOW
1.0/0.033
1.0/0.033
1.0/0.033
1.0/0.033
1.0/0.033
1200/80
1200/80
负载值
HIGH / LOW
20A/20A
20A/20A
20A/20A
20A/20A
20A/20A
24mA/48mA
24mA/48mA
注意：
一（ 1.0 ）快速机组负荷的定义是： 20μA的高状态， 0.6毫安在低状态。
1999年06月23日
2
853–1208 21851
QQ：2880707522 复制
