数据表
MU9C路由协处理器（ RCP ）家庭
应用优势
每秒2800万IPv4数据包最多可支持18
以线速千兆以太网或7 OC- 48 ATM端口
MAC地址精确匹配
进程DA和SA在190纳秒，配套三个端口
1 GB或34端口100兆以太网的电线
速度
混合模式L3和L2单一的搜索引擎，两个端口
1 GB或29端口100兆以太网的线
速度
直接针对包含外部RAM
任何宽度的相关联的数据
硬件控制状态直接解决内存和
寄存器;指令和状态寄存器可选
软件控制
特色鲜明
4K和8K ×64位字
64位二进制比较
35 ns的确定性比较和输出时间
32位数据I / O端口
16位地址匹配输出端口
地址/控制总线直接控制的设备操作
更快的操作和更高的吞吐量
七可选择屏蔽寄存器
同步操作
可级联增加深度
广泛的一套控制状态的灵活性
- JTAG接口
100引脚LQFP封装; 3.3伏操作
DQ31–0
/ VB
/E
/CS1
/CS2
/W
/ OE
/ AV
AC巴士
/ DSC
比较字寄存器
屏蔽寄存器1-7
地址寄存器
配置寄存器
状态寄存器
AA巴士
PA3–0
控制
和
地址
解码器
指令寄存器
设备选择寄存器
/ RESET
TCLK
TMS
TDI
TDO
/ TRST
优先
编码器
和
旗
逻辑
/ FI
/FF
4 KB ×64字
(MU9C4K64)
为8K ×64字
(MU9C8K64)
地址数据库
/ M我
/ M F
/MM
图1 ：框图
MUSIC半导体，音乐的标志，而那句“ MUSIC半导体”是
MUSIC半导体的注册商标。音乐是一个商标
MUSIC半导体。
6月1日
2002年修订版
6
引脚说明
MU9C二进制路由协处理器（ RCP ）家庭
引脚说明
注意：
开始的斜杠（ “/”）信号名称为低电平有效。
所有信号均3.3V CMOS电平。切勿将投入浮动。
凸轮架构绘制过程中比较大的电流
业务，强制要求使用良好的布局和旁路
技术。请参考电气特性部分
更多的信息。
软件控制选择，交流总线的状态呢
不影响设备的运行。
DSC （数据段控制，输入）
当DQ总线访问64位寄存器或存储字
被执行时，在DSC的输入判断是否比特31-0
（ DSC LOW ）或位63-32 （ DSC HIGH ）进行访问。
访问32位寄存器需要DSC保持低电平。
DQ31-0 （数据总线，三态，通用输入/
输出）
该DQ31-0线传送数据到和从MU9C
RCP 。当/ E输入为高的DQ31-0线
在其高阻抗状态保持。在/ W输入
判断是否数据流向或从上设备
DQ31-0线。中的数据的源或目的地是
由AC总线，DSC和/ AV线来确定。中
一个写周期，在DQ31-0行数据被注册
中/ E的下降沿。
AA12-0 / AA11-0 （活动地址，输出）
机管局总线传送地址匹配，下一步免费
地址，或随机存取地址，这取决于
最近的记忆周期。在/ OE输入使AA
公交车;当/ OE输入为高电平时， AA总线是在其
高阻抗状态;当/ OE是低电平的AA总线
活跃的。在比较之后，垂直级联系统
周期，在写在一个空闲的地址周期或读/写
最高优先级的比赛中，只有优先级最高的设备
将使其AA总线，无论/ OE的状态
输入。在不匹配的在地址数据库中的事件
一个比较周期后，或经过写在下面免费
地址周期为一个已经完全系统，该
优先级最低的设备将推动AA总线全1 。
所述的AA总线锁存时/ E为低电平，并且可以自由地
改变只有当/ E为高电平。
AC12-0 / AC11-0 （地址/控制总线，输入）
当选择硬件控制，空调巴士传达
处理或控制信息的MU9C RCP，
视/ AV输入的状态。当/ AV是
LOW那么AC总线传送地址;当/ AV是
HIGH交流总线传送控制信息。上的数据
交流母线通过的/ E的下降沿注册。当
VSS
PA3
PA2
PA1
PA0
VSS
AA12/NC*
AA11
AA10
AA9
AA8
VSS
AA7
AA6
AA5
AA4
VDD
AA3
AA2
AA1
AA0
DQ0
DQ1
DQ2
DQ3
VDD
DQ4
DQ5
DQ6
DQ7
VSS
DQ8
DQ9
DQ10
DQ11
VDD
DQ12
DQ13
DQ14
DQ15
VSS
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
10 0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
VSS
/ MF
/FF
VDD
/ MI
/ FI
VSS
/MM
DSC
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
AA12/NC*
AC11
AC10
AC9
AC8
VSS
AC7
AC6
AC5
AC4
VDD
AC3
AC2
AC1
AC0
VSS
TDO
TDI
TMS
TCLK
MU9CxK64
100-Pin
LQFP
（ TOP VIEW ）
DQ16
DQ17
DQ18
DQ19
VDD
DQ20
DQ21
DQ22
DQ23
VSS
DQ24
DQ25
DQ26
DQ27
VDD
DQ28
DQ29
DQ30
DQ31
VSS
/E
/W
/CS1
/CS2
/ OE
VSS
/ AV
/ VB
/ RESET
/ TRST
*在MU9C4K64 NC
图3 ： MU9C RCP引脚
启示录
6
3
MU9C二进制路由协处理器（ RCP ）家庭
引脚说明
PA3-0 （页面地址，输出）
该PA3-0线传达页面地址信息。当
的/ OE输入为HIGH时， PA3-0输出是在其
高阻抗状态;当/ OE是低电平的PA3-0线
携带在配置举办的页面地址值
注册。该PA3-0线时，锁存/ E低，
可以随意更换，只有当/ E为高电平。页面
当前活动或最高优先级的地址值
响应装置是在同一时间输出，而根据
相同的条件下，作为AA总线是活动的。
/ AV （地址有效，输入）
当被选择的硬件控制，所述/ AV输入
判断空调巴士是否携带地址或控制
信息。当/ AV为低电平时， AC总线传达了
内存地址;当/ AV为HIGH时，AC总线传达
控制信息。的/ AV线的状态被登记
由/ E的下降沿。当软件控制
选择时， / AV线指令之间的区别
并在DQ31-0线数据;当/ AV为低电平时，数据
本上DQ31-0线;当/ AV是HIGH时，一个
指令是存在于DQ11-0线。
/ E （芯片使能输入）
在/ E输入主控芯片使能和同步
控制的MU9C RCP 。当/ E为高电平时，芯片
残疾人和DQ31-0线举行了
高阻抗状态。中/ E的下降沿注册
/ W ， / CS1 ， / CS2 ， / AV ， / AC总线， DSC和/ VB和
DQ31-0线为一个写周期。 / E为低的原因
以前的比较或存储器存取的结果是
锁定在PA ： AA总线;当/ E变为高电平锁存器
打开允许新的比较结果的或随机的
访问存储器的地址，以流动到PA ：AA总线。
/ VB （有效位，三态，普通
输入/输出）
期间在DQ31-0线访问时， / VB线
传达有效性信息，并从MU9C RCP 。
在写周期（ / W =低） ，当/ VB是低的
地址位置设置有效;当/ VB是高电平它被设置
空。在读周期（ / W = HIGH ）的有效性
所寻址的位置上读/ VB线。在一
写周期， / VB线的状态由注册
掉落/ E边缘。
/ CS1 ， / CS2 （片选1 ，片选2 ，输入）
在/ CS1和/ CS2投入启用MU9C RCP 。如果
要么/或CS1 / CS2均为低电平时，器件被选中了
读，写，或通过DQ31-0线比较周期，
或用于内部数据传送。在/ CS1和/ CS2线做
没有PA任何影响： AA总线。的状态
/ CS1和/ CS2的线是由/ E的下降沿注册。
/ MF （匹配标志，输出）
在/ MF输出表明一个有效的匹配是否有
在上一个比较周期发生。如果/ MF
输出为高电平，在一个比较周期结束时，则没有
发生匹配;如果是低则要么发生一场比赛
的装置，或/ MI输入内为LOW ，空调用
从一个高优先级的设备输出的/ MF系统中。
中/ MF线的状态不会改变，直到后
上升/ E边缘比较周期中。注意
/ MF表示最近比较的结果
周期;它不会改变当PA ： AA总线携带
地址不是匹配的地址等。
/ W（写使能输入）
在/ W输入决定数据传输的方向上
在阅读DQ31-0线，写和数据移动
周期。当/ W为低电平时，数据流入DQ31-0
线;当/ W为高电平时，数据流出。在/ W系列还
目前AC总线上条件的控制状态，
DSC线。的/ W线的状态由注册
掉落/ E边缘。
/ MI （匹配输入，输入）
在/ MI投入下一个接收的匹配信息
在垂直方向上的级联更高优先级的MU9C RCP
系统，以提供系统级的优先级。当
/ MI输入为高电平时， / MF输出才变低，如果
还有就是在比较周期匹配;当/ MI
输入为低电平时， / MF输出将变低。在/ MF
从一个设备输出端连接到的所述/ MI输入
下一个较低优先级的设备。的中/ MI引脚
优先级最高的设备必须连接到高电平。
/ OE （输出使能输入）
在/ OE输入使PA ： AA总线。当/ OE是
高电平时， PA： AA总线处于其高阻抗状态。
当/ OE是低电平， PA： AA总线处于活动状态，并且传达
最后一个比较周期匹配地址的结果或
内存访问地址。在垂直方向上的级联系统中，
只有PA ：最高优先级设备的AA巴士会
由/ OE是低电平激活;在低优先级的设备，
在PA ： AA总线保持在高阻抗不管
中/ OE的状态。
/ FF （满标志，输出）
在/ FF输出指示，当所有的存储位置
曾其有效性位设置有效（低电平） 。当存在于
至少有一个位置，其有效性位设置为高， / FF
输出为高电平;当所有的位置都有其有效性
位置低，并且/ FI输入为低电平时， / FF输出会
4
启示录
6
MU9C二进制路由协处理器（ RCP ）家庭
是低电平。如果/ FI输入为高电平时， / FF输出将
HIGH 。在/ FF线的状态不会改变，直到后
中/ E在写周期的上升沿。
导致MU9C RCP进入复位状态。上电后
被施加到MU9C RCP中，/ RESET线必须
保持低电平的时间等于或大于最小
复位脉冲宽度之前，该装置可以操作
正确。该引脚在内部上拉。
/ FI （全部输入，输入）
在/ FI输入接收来自下一个完整的信息
在垂直方向上的级联更高优先级的MU9C RCP
系统提供系统级的完整信息。当
/ FI输入为低电平时， / FF输出高电平，如果有在
至少一个位置，其有效位为无效;当
所有地点都有其有效性位设置有效，则/ FF
输出变为低电平。当/ FI输入为高电平时， / FF
产量仍将维持高位。从一个设备输出/ FF
被连接到下一个较低优先级的/ FI输入
设备得到系统满指示。的中/ FI销
优先级最高的设备必须连接到低电平。
TCLK （ JTAG测试时钟输入）
该TCLK输入测试时钟输入。该引脚
内部上拉。
TMS （ JTAG测试模式选择，输入）
TMS输入的测试模式选择输入。该引脚
内部上拉。
TDI （ JTAG测试数据输入，输入）
TDI输入的测试数据输入。该引脚在内部
拉。
/ MM （多比赛，开漏输出）
的/ MM线表示有多个匹配
在系统内。当/ MI的输入是HIGH时， / MM
线被拉低，如果有内至少有两场比赛
该MU9C RCP如前面的比较的结果
周期;当有不到两年的比赛中， / MM线
浮高。当/ MI的输入为LOW时，/ MM的线是
低拉高，如果有内部的一个或多个匹配
MU9C RCP与先前的比较周期的结果;
如果没有匹配，则/ MM线悬空为高。
在/ MM线具有漏极开路输出，因此所有/ MM线
在系统内被连接在一起，得到
系统级的多重匹配指示。的状态
/ MM线将不会改变，直到之后的上升沿/ E
在一个比较周期。
TDO （ JTAG测试数据输出，输出）
该TCLK输出是测试数据输出。该引脚
内部上拉。
/ TRST （ JTAG复位输入）
在/ TRST输入复位输入，以及用于重置
测试访问端口电路的复位状态。该引脚
内部上拉。
VDD ， VSS （正电源，接地）
这些引脚是主电源连接到
MU9C RCP 。 VDD必须在3.3伏特举行， ± 0.3
伏相对于VSS端子，这是在0伏，系统
参考电势，该设备的正确操作。
注意：
在TCLK ， TMS ， TDI ，TDO和/ TRST线定义
在IEEE标准测试访问端口和边界扫描
建筑IEEE标准。 1149.1-1990和IEEE标准。
1149.1a-1993.
/ RESET
在/ RESET输入用于将MU9C RCP复位到
已知状态。当/ RESET线被拉低它
功能说明
从中读取数据，并通过写入MU9C RCP
在DQ31-0线。控制总线，这是由
芯片使能（ / E ），两个片选（ / CS1 ， / CS2 ） ，写
使能（ / W ） ，输出使能（ / OE ） ，有效性位控制
（ / VB ） ，地址有效（ / AV ） ，数据段控制系统（DSC ） ，
和地址/控制输入（ AC母线）控制
MU9C RCP 。当/ AV线为低时，交流母线
带有一个地址用于随机接入到存储器
阵列;当它为高电平时， AC总线传送控制
信息。该MU9C RCP控制状态进行
寄存器读/写，内存读/写，数据移动，
相比之下，有效位控制，初始化和
地址寄存器控制。这些功能
第15页总结在控制状态概述。
是
随机访问存储器单元时，会发生/ AV
线是低的;在写周期的有效性
位置由/ VB输入设置。当/ AV线是
高控制国家允许读取和写入访问
寄存器设置包括比较字寄存器，七面膜
寄存器，配置寄存器，状态寄存器，
地址寄存器，一个设备选择寄存器中，并且一个
指令寄存器。配置寄存器设置
该装置的持久性的工作条件：所述第
该装置的地址，选择掩码寄存器的
直接寻址的存储器写入和之间的选择
硬件和软件的控制。
5
启示录
6
QQ：2881677436 复制
