MT9076
T1 / E1 / J1 3.3V单芯片收发器
初步信息
特点
结合T1 / E1 / J1成帧器和LIU ，带PLL
和3的HDLCS
在T1 / J1模式下，刘能恢复信号
22 AWG最多衰减43dB的（ 7000英尺
电缆）
在E1模式下，刘能恢复信号
为0.65mm最多衰减43dB的（ 2200米
电缆）
低抖动数字PLL （固有抖动< 0.02UI ）
的HDLC S可以被分配给任何时隙
全面的报警检测，性能
监控和错误插入功能
为2.048Mbit / s或8.192Mbit / s的ST-总线流
对于反复用器的ATM支持（ IMA ）
支持V5.1和V5.2接入网络
3.3V操作与5V容限输入
Intel或Motorola非多路复用的8位
微处理器端口
JTAG边界扫描
DS5289
第1期
2000年1月
订购信息
MT9076AP
68引脚PLCC
MT9076AB
80引脚LQFP
-40至+ 85°C
描述
该MT9076是一个高度功能单芯片解决方案
用于端接的T1 / E1 / J1中继线。它包含一个长
长途刘，先进的成帧器，高性能
PLL和3的HDLC S 。
在T1模式下， MT9076支持D4 ， ESF和
SLC -96格式符合最新的建议
包括AT&T PUB43801 ， TR- 62411 ; ANSI T1.102 ，
T1.403和T1.408 ;符合Telcordia GR- 303 -CORE 。
在E1模式下， MT9076支持最新的ITU-T
建议包括G.703 ， G.704 ， G.706 ，
G.732 ， G.775 ， G.796 ， G.823 ， G.964 （ V5.1 ） ， G.965
（ V5.2 ）和I.431 。它也支持ETSI ETS 300 011 ，
ETS 300 166 ， ETS 300 233 ， ETS 300 324 （ V5.1 ）和
ETS 300 347 （ V5.2 ） 。
应用
E1 / T1 /插复用器
接入网
一次群速率ISDN节点
数字交叉连接系统（ DCS）的
TXDL TxDLCLK
TxMF
TxAO TXB血栓素
DSTI
CSTI
TDI
TDO
TMS
TCLK
TRST
ST- BUS
接口
IEEE
1149.1
传输帧，错误，
测试信号生成和滑缓冲区
脉冲
发电机
LINE
司机
TTIP
特林
国
比特缓冲器
抖动衰减器
&时钟控制
CAS
卜FF器
时钟，数据
恢复
DG环
MT
环
ST环
RM
环
PL环
微处理器
接口
IRQ
D7~D0
AC4
S / FR
BS / LS
OSC1
OSC2
数据链路，
HDLC0
HDLC1
R / W / WR
CS
DS / RD
DSTO
集体安全条约组织
RX均衡器
&数据分割
AC0
RTIP
RRING
ST- BUS
接口
接收帧，性能监控，
报警检测， 2帧滑动缓冲
RxDLCLK RxDL
RxMF
/模块经过
LOS
RXFP
EXCLK
F0b
C4b
图1 - MT9076功能块
1
初步信息
引脚说明
针＃
名字
PLCC LQFP
1
2
3
4
5
51
52
53
54
55
OSC1
OSC2
V
SS4
V
DD4
集体安全条约组织
描述
MT9076
振荡器（ 3V输入） 。
这个引脚通过一个20.000 MHz的晶振OSC2无论是连接
其中，使用的是晶体，或直接驱动时20.000兆赫。振荡器被使用。
振荡器（ 3V输出） 。
连接OSC1和OSC2之间的20.0 MHz的晶振。不
适用于驱动其他设备。
负电源。
数字地。
正电源。
数字电源（ + 3.3V
±
5%).
控制ST- BUS （可承受5V输出） 。
集体安全条约组织进行了CAS和CCS串行数据流
其中包含30分别接收一2.048 Mbit / s的ST -BUS状态流
信令半字节（ ABCDZZZZ或ZZZZABCD ） 。每个ST-最显着的半字节
总线时隙是有效的，每ST-总线时隙的至少显着的半字节是
当控制位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，三态
有效和三态半字节的位置被颠倒。
控制ST- BUS （ 5V容限输入） 。
CSTI携带的CAS和CCS串行数据流
其中包含30发射分别2.048 Mbit / s的ST -BUS控制流
信令半字节（ ABCDXXXX或XXXXABCD ）时RPSIG = 0 。当RPSIG = 1本
引脚不起作用。每一个ST- BUS时隙的最显着的半字节是有效的，
每一个ST- BUS时隙至少显着的半字节被忽略时，控制位的MSN
（页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，有效的位置和
忽略的半字节是相反的。
数据ST -BUS （可承受5V输出） 。
2.048 Mbit / s的串行数据流包含
24/30的PCM（ T1 / E1 ），或者接收到对在PCM 24/30 （ T1 / E1 ）线路数据信道。
数据ST -BUS （ 5V容限输入） 。
2.048 Mbit / s的串行数据流包含
24/30 （ T1 / E1 ）， PCM或数据信道可以在PCM发送24/30 （ T1 / E1 ）
线。
数据/读选通（ 5V容限输入） 。
在摩托罗拉模式（DS） ，该输入是在处理器的低电平有效数据选通
界面。在英特尔模式（RD） ，该输入是在处理器的低电平有效的读选通
界面。
片选（ 5V容限输入） 。
这个低电平输入使非复
该MT9076的并行微处理器接口。当CS为高，则
微处理器接口闲置，所有总线I / O引脚处于高阻抗状态。
RESET （ 5V容限输入） 。
此低电平输入放MT9076在复位状态。
复位应设置为高以进行正常操作。该MT9076后应复位
电。 RESET引脚必须保持低电平至少1微秒的。重置设备
正常。
中断请求（可承受5V输出） 。
这个输出引脚的低表明一个
中断请求被提出。 IRQ是一个开漏输出应连接到
V
DD
通过一个上拉电阻。不需要该引脚为低电平有效的CS信号
功能。
数据0到3的数据（可承受5V三态I / O） 。
这些信号结合D4- D7
形成并行处理器接口的双向数据总线（ D0是最低
显着的一点） 。
负电源。
数字地。
内部连接（ 3V输入） 。
绑到V
SS
（地）的正常运行。
6
56
CSTI
7
8
57
58
DSTO
DSTI
9
59
DS / RD
10
63
CS
11
64
RESET
12
65
IRQ
13 - 66-69
16
17
18
70
71
D0 - D3
VSS5
IC4
3
MT9076
引脚说明（续）
针＃
名字
PLCC LQFP
19
72
描述
初步信息
INT / MOT
英特尔/摩托罗拉模式选择（可承受5V输入） 。
高在此引脚CON组fi居雷什的
英特尔并行非复用总线类型的处理器接口。低CON科幻居雷什的
为摩托罗拉平行非复型处理器接口。
VDD5
D4 - D7
正电源。
数字电源（ + 3.3V
±
5%).
数据4 7的数据（可承受5V三态I / O） 。
这些信号结合D0 -D3
形成并行处理器接口的双向数据总线（ D7是最
显着的一点） 。
20
73
21 - 74-77
24
25
78
R / W / WR
读/写/写选通（ 5V容限输入） 。
在摩托罗拉方式（R / W）时，该输入
控制的数据总线D [0：7 ]的方向中的微处理器的访问。当R / W
为高时，并行处理器从MT9076读取数据。当低，并行
处理器将数据写入MT9076 。对于英特尔模式（ WR ） ，该低电平有效写
频闪CON科幻居雷什的数据总线作为输出。
AC0 - AC4
地址/控制0 4 （可承受5V输入） 。
地址和控制输入
非复用的并行处理器接口。 AC0是最显着的输入。
GNDARX
接收模拟地面。
模拟地， LIU接收器。
RTIP
RRING
收到TIP和RING （ 3V输入） 。
差分输入为接收线信号 - 必须
是变压器耦合（参见图6） 。在数字成帧器模式下，这些引脚接收数字
从物理层设备3伏的信号。他们可以接受一个分裂相单极
信号（ RTIP和RRING经营）或NRZ信号（ RTIP只使用） 。
正电源。
数字电源（ + 3.3V
±
5%).
负电源。
数字地。
传输（ 5V容限输出） 。
当内部LIU被禁用（数字成帧器
模式） ，如果控制位NRZ = 1， NRZ数据输出时钟输出引脚血栓素的
EXCLK的上升沿（ TXB没有任何功能时，选择NRZ格式） 。如果NRZ = 0时，销
血栓素和血栓素B是一对互补信号的输出数字双轨数据
同步输出与EXCLK的上升沿。
发送B（可承受5V输出） 。
当内部刘被禁止和控制位
NRZ = 0，销血栓素和血栓素B是一对互补信号，即输出数字双
轨数据同步输出与EXCLK的上升沿。
26 -
30
31
32
33
79,
2-5
6
7
8
34
35
36
37
9
10
11
12
VDDARX
接收模拟电源。
模拟电源LIU接收器（ + 3.3V
±
5%).
VDD1
VSS1
TXA
38
13
TXB
39
14
RxDLCLK
数据链路时钟（可承受5V输出） 。
从得到的间隙时钟信号
提取的行时钟，可用于外部设备，以在RxDL数据时钟（ 4,8 ，12，
16或20千赫）的上升沿。
RXDL
TxMF
接收数据链接（可承受5V输出） 。
含收到线串行比特流
之后，零代码抑制数据。该数据时钟输出与EXCLK的上升沿。
发送多帧边界（ 5V容限输入） 。
有源低输入用于设置
发送多帧边界（ CAS或CRC复帧） 。该MT9076将产生
自己的多帧，如果该引脚保持高电平。该输入通常是拉高了大多数
应用程序。
40
41
15
16
4
初步信息
引脚说明（续）
针＃
名字
PLCC LQFP
42
17
RxMF /
模块经过
描述
MT9076
接收多帧边界/发送帧边界（ 5V容限输出） 。
If
控制位Tx8KEN （页面02H地址10H位2）是低电平时，此负输出脉冲
划收到多帧边界。在数据流中的下一帧输出
（ DSTO ）是在T 1或PCM链路30基本帧为零。在E1模式下，该接收
复信号可以与任一所述接收的CRC复帧（页01H ，
地址17H，位6 ， MFSEL = 1）或所述接收信号的复帧（ MFSEL = 0）。如果
控制位Tx8KEN被设置为高，这正输出脉冲限定的帧边界
（在该帧中的第一个网络连接位发送），用于对销TXA和TXB数字输出流。
总线/线路同步化模式选择（可承受5V输入） 。
如果高， C4b的和F0B
将输入;如果低， C4b的和F0B将输出。
2.048兆赫E1模式或1.544MHz在T1模式，提取的时钟（可承受5V
输出）。
从接收的信号中提取并用于内部时钟的时钟
收到的RTIP和RRING数据。
4.096 MHz的系统时钟（可承受5V的输入/输出） 。
C4B是时钟的ST- BUS
段，并发送MT9076的串行PCM数据。在自由运行（ S / FR / Exclki = 0 ）或
行同步模式（S / FR / Exclki = 1和BS / LS = 0）这个信号是一个输出端，而在
总线同步模式（S / FR / Exclki = 1和BS / LS = 1）这个信号是一个输入时钟。
帧脉冲（ 5V容限输入/输出） 。
这是ST-总线帧同步
信号，其限定CSTI ，集体安全条约组织， DSTI ， DSTO和32信道帧的
PCM30链接。在自由运行（S / FR / Exclki = 0）或线同步模式（S / FR / Exclki = 1
和BS / LS = 0），该信号的输出端，而在总线同步模式（S / FR / Exclki = 1
和BS / LS = 1），此信号是输入。
接收帧脉冲/接收CCS时钟（可承受5V输出） 。
8kHz的脉冲
信号，该信号为低电平的1提取的时钟周期。这个信号被同步到
收到DS1或PCM 30基本框架的边界。
内部连接。
必须悬空的正常运行。
负电源。
数字地。
正电源。
数字电源（ + 3.3V
±
5%).
传输模拟电源。
模拟电源的刘发射器（ + 3.3V
±5%).
发送TIP和RING （输出） 。
为发送线信号差分输出 - 绝
是变压器耦合（参见图6） 。
传输模拟地。
模拟地，刘发射器。
IEEE 1149.1a测试数据输入（ 3V输入） 。
如果不使用，该引脚被拉高。
IEEE 1149.1a测试数据输出（ 5V容限输出） 。
如果不使用，该引脚应
悬空。
IEEE 1149.1a测试模式选择（ 3V输入） 。
如果不使用，该引脚应拉
高。
IEEE 1149.1a测试时钟信号（ 3V输入） 。
如果不使用，该引脚被拉高。
IEEE 1149.1a复位信号（ 3V输入） 。
如果不使用，该引脚保持低电平。
发送全1（输入） 。
高 - TTIP ， TRING将正常传输数据。低 - TTIP ，
TRING会发送一个所有那些信号。
43
44
18
22
BS / LS
EXCLK
45
23
C4b
46
24
F0b
47
25
RXFP
48
49
50
51
52
53
54
55
56
57
58
59
60
26
27
28
29
30
31
32
33
34
35
36
37
38
IC1
V
SS2
V
DD2
VDD
ATX
TTIP
特林
GND
ATX
TDI
TDO
TMS
TCLK
TRST
TxAO
5
MT9076
T1 / E1 / J1 3.3V单芯片收发器
初步信息
特点
结合T1 / E1 / J1成帧器和LIU ，带PLL
和3的HDLCS
在T1 / J1模式下，刘能恢复信号
22 AWG最多衰减43dB的（ 7000英尺
电缆）
在E1模式下，刘能恢复信号
为0.65mm最多衰减43dB的（ 2200米
电缆）
低抖动数字PLL （固有抖动< 0.02UI ）
的HDLC S可以被分配给任何时隙
全面的报警检测，性能
监控和错误插入功能
为2.048Mbit / s或8.192Mbit / s的ST-总线流
对于反复用器的ATM支持（ IMA ）
支持V5.1和V5.2接入网络
3.3V操作与5V容限输入
Intel或Motorola非多路复用的8位
微处理器端口
JTAG边界扫描
DS5289
第1期
2000年1月
订购信息
MT9076AP
68引脚PLCC
MT9076AB
80引脚LQFP
-40至+ 85°C
描述
该MT9076是一个高度功能单芯片解决方案
用于端接的T1 / E1 / J1中继线。它包含一个长
长途刘，先进的成帧器，高性能
PLL和3的HDLC S 。
在T1模式下， MT9076支持D4 ， ESF和
SLC -96格式符合最新的建议
包括AT&T PUB43801 ， TR- 62411 ; ANSI T1.102 ，
T1.403和T1.408 ;符合Telcordia GR- 303 -CORE 。
在E1模式下， MT9076支持最新的ITU-T
建议包括G.703 ， G.704 ， G.706 ，
G.732 ， G.775 ， G.796 ， G.823 ， G.964 （ V5.1 ） ， G.965
（ V5.2 ）和I.431 。它也支持ETSI ETS 300 011 ，
ETS 300 166 ， ETS 300 233 ， ETS 300 324 （ V5.1 ）和
ETS 300 347 （ V5.2 ） 。
应用
E1 / T1 /插复用器
接入网
一次群速率ISDN节点
数字交叉连接系统（ DCS）的
TXDL TxDLCLK
TxMF
TxAO TXB血栓素
DSTI
CSTI
TDI
TDO
TMS
TCLK
TRST
ST- BUS
接口
IEEE
1149.1
传输帧，错误，
测试信号生成和滑缓冲区
脉冲
发电机
LINE
司机
TTIP
特林
国
比特缓冲器
抖动衰减器
&时钟控制
CAS
卜FF器
时钟，数据
恢复
DG环
MT
环
ST环
RM
环
PL环
微处理器
接口
IRQ
D7~D0
AC4
S / FR
BS / LS
OSC1
OSC2
数据链路，
HDLC0
HDLC1
R / W / WR
CS
DS / RD
DSTO
集体安全条约组织
RX均衡器
&数据分割
AC0
RTIP
RRING
ST- BUS
接口
接收帧，性能监控，
报警检测， 2帧滑动缓冲
RxDLCLK RxDL
RxMF
/模块经过
LOS
RXFP
EXCLK
F0b
C4b
图1 - MT9076功能块
1
初步信息
引脚说明
针＃
名字
PLCC LQFP
1
2
3
4
5
51
52
53
54
55
OSC1
OSC2
V
SS4
V
DD4
集体安全条约组织
描述
MT9076
振荡器（ 3V输入） 。
这个引脚通过一个20.000 MHz的晶振OSC2无论是连接
其中，使用的是晶体，或直接驱动时20.000兆赫。振荡器被使用。
振荡器（ 3V输出） 。
连接OSC1和OSC2之间的20.0 MHz的晶振。不
适用于驱动其他设备。
负电源。
数字地。
正电源。
数字电源（ + 3.3V
±
5%).
控制ST- BUS （可承受5V输出） 。
集体安全条约组织进行了CAS和CCS串行数据流
其中包含30分别接收一2.048 Mbit / s的ST -BUS状态流
信令半字节（ ABCDZZZZ或ZZZZABCD ） 。每个ST-最显着的半字节
总线时隙是有效的，每ST-总线时隙的至少显着的半字节是
当控制位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，三态
有效和三态半字节的位置被颠倒。
控制ST- BUS （ 5V容限输入） 。
CSTI携带的CAS和CCS串行数据流
其中包含30发射分别2.048 Mbit / s的ST -BUS控制流
信令半字节（ ABCDXXXX或XXXXABCD ）时RPSIG = 0 。当RPSIG = 1本
引脚不起作用。每一个ST- BUS时隙的最显着的半字节是有效的，
每一个ST- BUS时隙至少显着的半字节被忽略时，控制位的MSN
（页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，有效的位置和
忽略的半字节是相反的。
数据ST -BUS （可承受5V输出） 。
2.048 Mbit / s的串行数据流包含
24/30的PCM（ T1 / E1 ），或者接收到对在PCM 24/30 （ T1 / E1 ）线路数据信道。
数据ST -BUS （ 5V容限输入） 。
2.048 Mbit / s的串行数据流包含
24/30 （ T1 / E1 ）， PCM或数据信道可以在PCM发送24/30 （ T1 / E1 ）
线。
数据/读选通（ 5V容限输入） 。
在摩托罗拉模式（DS） ，该输入是在处理器的低电平有效数据选通
界面。在英特尔模式（RD） ，该输入是在处理器的低电平有效的读选通
界面。
片选（ 5V容限输入） 。
这个低电平输入使非复
该MT9076的并行微处理器接口。当CS为高，则
微处理器接口闲置，所有总线I / O引脚处于高阻抗状态。
RESET （ 5V容限输入） 。
此低电平输入放MT9076在复位状态。
复位应设置为高以进行正常操作。该MT9076后应复位
电。 RESET引脚必须保持低电平至少1微秒的。重置设备
正常。
中断请求（可承受5V输出） 。
这个输出引脚的低表明一个
中断请求被提出。 IRQ是一个开漏输出应连接到
V
DD
通过一个上拉电阻。不需要该引脚为低电平有效的CS信号
功能。
数据0到3的数据（可承受5V三态I / O） 。
这些信号结合D4- D7
形成并行处理器接口的双向数据总线（ D0是最低
显着的一点） 。
负电源。
数字地。
内部连接（ 3V输入） 。
绑到V
SS
（地）的正常运行。
6
56
CSTI
7
8
57
58
DSTO
DSTI
9
59
DS / RD
10
63
CS
11
64
RESET
12
65
IRQ
13 - 66-69
16
17
18
70
71
D0 - D3
VSS5
IC4
3
MT9076
引脚说明（续）
针＃
名字
PLCC LQFP
19
72
描述
初步信息
INT / MOT
英特尔/摩托罗拉模式选择（可承受5V输入） 。
高在此引脚CON组fi居雷什的
英特尔并行非复用总线类型的处理器接口。低CON科幻居雷什的
为摩托罗拉平行非复型处理器接口。
VDD5
D4 - D7
正电源。
数字电源（ + 3.3V
±
5%).
数据4 7的数据（可承受5V三态I / O） 。
这些信号结合D0 -D3
形成并行处理器接口的双向数据总线（ D7是最
显着的一点） 。
20
73
21 - 74-77
24
25
78
R / W / WR
读/写/写选通（ 5V容限输入） 。
在摩托罗拉方式（R / W）时，该输入
控制的数据总线D [0：7 ]的方向中的微处理器的访问。当R / W
为高时，并行处理器从MT9076读取数据。当低，并行
处理器将数据写入MT9076 。对于英特尔模式（ WR ） ，该低电平有效写
频闪CON科幻居雷什的数据总线作为输出。
AC0 - AC4
地址/控制0 4 （可承受5V输入） 。
地址和控制输入
非复用的并行处理器接口。 AC0是最显着的输入。
GNDARX
接收模拟地面。
模拟地， LIU接收器。
RTIP
RRING
收到TIP和RING （ 3V输入） 。
差分输入为接收线信号 - 必须
是变压器耦合（参见图6） 。在数字成帧器模式下，这些引脚接收数字
从物理层设备3伏的信号。他们可以接受一个分裂相单极
信号（ RTIP和RRING经营）或NRZ信号（ RTIP只使用） 。
正电源。
数字电源（ + 3.3V
±
5%).
负电源。
数字地。
传输（ 5V容限输出） 。
当内部LIU被禁用（数字成帧器
模式） ，如果控制位NRZ = 1， NRZ数据输出时钟输出引脚血栓素的
EXCLK的上升沿（ TXB没有任何功能时，选择NRZ格式） 。如果NRZ = 0时，销
血栓素和血栓素B是一对互补信号的输出数字双轨数据
同步输出与EXCLK的上升沿。
发送B（可承受5V输出） 。
当内部刘被禁止和控制位
NRZ = 0，销血栓素和血栓素B是一对互补信号，即输出数字双
轨数据同步输出与EXCLK的上升沿。
26 -
30
31
32
33
79,
2-5
6
7
8
34
35
36
37
9
10
11
12
VDDARX
接收模拟电源。
模拟电源LIU接收器（ + 3.3V
±
5%).
VDD1
VSS1
TXA
38
13
TXB
39
14
RxDLCLK
数据链路时钟（可承受5V输出） 。
从得到的间隙时钟信号
提取的行时钟，可用于外部设备，以在RxDL数据时钟（ 4,8 ，12，
16或20千赫）的上升沿。
RXDL
TxMF
接收数据链接（可承受5V输出） 。
含收到线串行比特流
之后，零代码抑制数据。该数据时钟输出与EXCLK的上升沿。
发送多帧边界（ 5V容限输入） 。
有源低输入用于设置
发送多帧边界（ CAS或CRC复帧） 。该MT9076将产生
自己的多帧，如果该引脚保持高电平。该输入通常是拉高了大多数
应用程序。
40
41
15
16
4
初步信息
引脚说明（续）
针＃
名字
PLCC LQFP
42
17
RxMF /
模块经过
描述
MT9076
接收多帧边界/发送帧边界（ 5V容限输出） 。
If
控制位Tx8KEN （页面02H地址10H位2）是低电平时，此负输出脉冲
划收到多帧边界。在数据流中的下一帧输出
（ DSTO ）是在T 1或PCM链路30基本帧为零。在E1模式下，该接收
复信号可以与任一所述接收的CRC复帧（页01H ，
地址17H，位6 ， MFSEL = 1）或所述接收信号的复帧（ MFSEL = 0）。如果
控制位Tx8KEN被设置为高，这正输出脉冲限定的帧边界
（在该帧中的第一个网络连接位发送），用于对销TXA和TXB数字输出流。
总线/线路同步化模式选择（可承受5V输入） 。
如果高， C4b的和F0B
将输入;如果低， C4b的和F0B将输出。
2.048兆赫E1模式或1.544MHz在T1模式，提取的时钟（可承受5V
输出）。
从接收的信号中提取并用于内部时钟的时钟
收到的RTIP和RRING数据。
4.096 MHz的系统时钟（可承受5V的输入/输出） 。
C4B是时钟的ST- BUS
段，并发送MT9076的串行PCM数据。在自由运行（ S / FR / Exclki = 0 ）或
行同步模式（S / FR / Exclki = 1和BS / LS = 0）这个信号是一个输出端，而在
总线同步模式（S / FR / Exclki = 1和BS / LS = 1）这个信号是一个输入时钟。
帧脉冲（ 5V容限输入/输出） 。
这是ST-总线帧同步
信号，其限定CSTI ，集体安全条约组织， DSTI ， DSTO和32信道帧的
PCM30链接。在自由运行（S / FR / Exclki = 0）或线同步模式（S / FR / Exclki = 1
和BS / LS = 0），该信号的输出端，而在总线同步模式（S / FR / Exclki = 1
和BS / LS = 1），此信号是输入。
接收帧脉冲/接收CCS时钟（可承受5V输出） 。
8kHz的脉冲
信号，该信号为低电平的1提取的时钟周期。这个信号被同步到
收到DS1或PCM 30基本框架的边界。
内部连接。
必须悬空的正常运行。
负电源。
数字地。
正电源。
数字电源（ + 3.3V
±
5%).
传输模拟电源。
模拟电源的刘发射器（ + 3.3V
±5%).
发送TIP和RING （输出） 。
为发送线信号差分输出 - 绝
是变压器耦合（参见图6） 。
传输模拟地。
模拟地，刘发射器。
IEEE 1149.1a测试数据输入（ 3V输入） 。
如果不使用，该引脚被拉高。
IEEE 1149.1a测试数据输出（ 5V容限输出） 。
如果不使用，该引脚应
悬空。
IEEE 1149.1a测试模式选择（ 3V输入） 。
如果不使用，该引脚应拉
高。
IEEE 1149.1a测试时钟信号（ 3V输入） 。
如果不使用，该引脚被拉高。
IEEE 1149.1a复位信号（ 3V输入） 。
如果不使用，该引脚保持低电平。
发送全1（输入） 。
高 - TTIP ， TRING将正常传输数据。低 - TTIP ，
TRING会发送一个所有那些信号。
43
44
18
22
BS / LS
EXCLK
45
23
C4b
46
24
F0b
47
25
RXFP
48
49
50
51
52
53
54
55
56
57
58
59
60
26
27
28
29
30
31
32
33
34
35
36
37
38
IC1
V
SS2
V
DD2
VDD
ATX
TTIP
特林
GND
ATX
TDI
TDO
TMS
TCLK
TRST
TxAO
5
QQ：2881677436 复制
