ISO- CMOS ST- BUS
TM
家庭
MT8981D
数字开关
数据表
特点
卓联半导体公司ST- BUS兼容
4行×32通道输入
4行×32个通道输出
128个端口的无阻塞交换
单电源（ + 5V ）
低功耗： 30 mW的典型值。
微处理器控制接口
三态串行输出
订购信息
MT8981DE
40引脚PDIP
MT8981DP
44引脚PLCC
MT8981DPR
44引脚PLCC
MT8981DP1 44引脚PLCC *
MT8981DPR1 44引脚PLCC *
*无铅雾锡
2005年2月
管
管
磁带&卷轴
管
磁带&卷轴
-40 ° C至+ 85°C
描述
这VLSI ISO- CMOS器件是专为开关
PCM编码的话音或数据，根据微处理器
控制，在现代数字交换机， PBX或中心
办公室。它提供了多达并发连接
128的64 kbit / s的信道。每四个串行输入
并输出由32的64 kbit / s的信道
复用，以形成一个2048 kbit / s的ST-总线流。在
此外， MT8981提供微处理器读
并写上个人的ST- BUS渠道。
C4i
F0i
V
DD
V
SS
ODE
STi0
STi1
STi2
STi3
串行
to
并行
变流器
数据
内存
FRAME
计数器
产量
MUX
并行
to
串行
变流器
STo0
STo1
STo2
STo3
控制寄存器
连接
内存
控制界面
DS CS
R / W A5 /
A0
DTA D7 /
D0
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有1997-2005 ，卓联半导体公司保留所有权利。
MT8981D
数据表
NC
STi2
STi1
STi0
DTA
IC
ODE
STo0
STo1
STo2
NC
STi3
IC
IC
IC
IC
VDD
F0i
C4i
A0
A1
A2
7
8
9
10
11
12
13
14
15
16
17
39
38
37
36
35
34
33
32
31
30
29
STo3
IC
IC
IC
IC
VSS
D0
D1
D2
D3
D4
NC
A3
A4
A5
DS
读/写
CS
D7
D6
D5
NC
DTA
STi0
STi1
STi2
STi3
IC
IC
IC
IC
VDD
F0i
C4i
A0
A1
A2
A3
A4
A5
DS
读/写
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
IC
ODE
STo0
STo1
STo2
STo3
IC
IC
IC
IC
VSS
D0
D1
D2
D3
D4
D5
D6
D7
CS
18
19
20
21
22
23
24
25
26
27
28
6
5
4
3
2
1
44
43
42
41
40
44引脚PLCC
40引脚塑料DIP
图2 - 引脚连接
引脚说明
针＃
40
44
DIP PLCC
名字
DTA
描述
数据确认（开漏输出） 。
这是对数据的确认
微处理器接口。该引脚被拉低，以表示该芯片已经处理过的数据。一
909
,
1/4瓦，电阻器，建议用作上拉。
1
2
2-4
5
6-9
10
11
3-5
7
8-11
12
13
STi0-
ST- BUS输入0 2 （输入） 。
这些是投入的2048 kbit / s的ST -BUS输入流。
STi2
STi3
IC
V
DD
F0i
ST- BUS输入3 （输入） 。
这些是投入的2048 kbit / s的ST -BUS输入流。
内部连接。
必须连接到V
DD
.
电源输入。
正电源。
取景0型（输入） 。
这是将输入的帧同步脉冲为2048千比特/秒
ST- BUS流。在此输入低使内部计数器复位的下一个负
C4I系统的过渡。
4.096 MHz时钟（输入） 。
ST-总线的位单元的边界趴在该时钟的备用下降沿。
12
14
C4i
13-15 15-17 A0-A2
地址0 2 （输入） 。
这些是输入用于微处理器接口上的地址线。
16-18 19-21 A3-A5
地址3 5 （输入） 。
这些是输入用于微处理器接口上的地址线
19
22
DS
数据选通（输入） 。
这是输入用于微处理器接口上的活性高数据选通。
2
卓联半导体公司
MT8981D
引脚说明（续）
针＃
40
44
DIP PLCC
数据表
名字
读/写
CS
描述
读或写（输入） 。
这是输入用于微处理器接口的读/写信号 -
高读取，低写入。
片选（输入） 。
这是输入为低电平有效的芯片选择的微处理器接口。
20
21
23
24
22-24 25-27 D7-D5
数据7比5 （三态I / O引脚） 。
这些是在微处理器上的双向数据引脚
界面。
25-29 29-33 D4-D0
数据以4比0 （三态I / O引脚） 。
这些是在微处理器上的双向数据引脚
界面。
30
34
V
SS
IC
电源输入。
负电源（地） 。
内部连接。
离开引脚断开。
31-34 35-38
35
39
STo3
ST- BUS输出3 （三态输出） 。
这些引脚为四2048 kbit / s的ST- BUS输出
流。
36-38 41-43 STo2-
ST- BUS输出以2比0 （三态输出） 。
这些引脚为四2048 kbit / s的ST- BUS
STo0输出流。
39
44
ODE
输出驱动使能（输入） 。
如果输入保持高电平， STo0 - STO3输出驱动器功能
正常。如果该输入为低时， STo0 - STO3输出驱动器进入其高阻抗状态。
NB ：
即使当ODE高，对STo0 - STO3输出通道可以去下软件高阻抗
控制权。
IC
内部连接。
离开引脚断开。
40
1
功能说明
在最近几年，出现了在电话的趋势朝着数字交换，特别是在伴随
软件控制。同时，出现了在系统的体系结构的趋势朝着分布式处理或
多处理器系统。
根据这些趋势，卓联公司已制定了ST- BUS （串行通信总线） 。这种总线架构可
可以使用两个在软件控制的数字语音和数据交换，以及用于处理器之间的通信。该
用于切换和在处理器间通信完全集成，以允许简单的一般
目的体系结构适用于未来的系统。
该ST-总线的串行数据流的连续的2048 kbit / s的操作和设置在125
s
全帧
其中包含32个8位通道。卓制成品多个设备的接口的ST-总线的;关键
设备为所述MT8981芯片。
该MT8981可以切换从ST- BUS输入通道的数据通道上的ST- BUS输出，同时
允许其控制微处理器读取ST- BUS输入通道或写在ST- BUS输出渠道
（消息模式） 。到微处理器，所述MT8981看起来像一个存储器外围。微处理器可以
写MT8981建立输入ST -BUS通道和输出ST -BUS之间的交换连接
信道，或发射的输出ST-总线信道的消息。通过从MT8981中，微处理器读
可以从ST- BUS输入通道接收消息或检查其交换连接已经
确立。
通过整合双方交换和处理器间通信时， MT8981允许系统使用分布式
处理，并在一个ST-总线架构切换语音或数据。
3
卓联半导体公司
MT8981D
硬件描述
数据表
2048 kbit / s的串行数据在四个ST- BUS输入（ STi0到STi3 ）接收和串行数据在传输
4 ST- BUS输出（ STo0到STO3 ） 。每个串行输入接收32个频道的数字数据，包括每个通道
其可以表示由编码解码器（例如， Zarlink公司提供的一个PCM编码的模拟/语音样本的8位字
MT8964).
这个串行输入字被转换成并行数据，并存储在128× 8的数据存储器。在数据位置
内存是与特定的ST- BUS输入流的特别通道有关。这些位置可以被读
通过控制芯片上的微处理器。
在连接存储器，它被分成高和低的部分，位置与特定ST-总线相关联的
输出流。当信道是由于要在一个ST-总线输出或者传送的，该信道的数据可以
可以从一个ST-总线输入切换，或者可以由微处理器起源。如果数据是从输入的切换，
然后与输出信道相关联的连接内存低位置的内容被用于地址
数据存储器。此数据存储器地址对应于所输入的ST-总线流的信道在其上
用于数据切换到了。如果该数据为输出信道从微处理器起源（消息模式） ，
然后将连接内存低位置与输出信道相关联的内容直接被输出，
并且该数据被输出重复一次帧的信道，直到微处理器干预。
连接存储器数据被接收时，通过控制接口，在D7到D0 。控制接口还接收
地址信息在A5至A0和处理该微处理器的控制信号CS， DTA， R / W和DS 。有
两部分的数据存储器或连接内存的任何地址。高位位来自
控制寄存器，其可被写入或通过控制接口读取。的低阶位来自
地址线直接。
控制寄存器也使该芯片能够播放所有的ST- BUS输出的消息（即把每个通道
进入消息模式） ，或者分裂的内存，使读取距离数据存储器和写操作的
连接内存不足。连接存储器高决定了各个输出通道是否在
消息模式，并且允许各个输出通道进入一个高阻抗状态，从而使阵列
MT8981s到构成。它也控制CSTO销。
所有ST段总线定时从两个信号C4I和F0i而得。
4
卓联半导体公司
MT8981D
A5
0
1
1
1
A4
X
0
0
1
A3
X
0
0
1
A2
X
0
0
1
A1
X
0
0
1
A0
X
0
1
1
十六进制地址
00 - 1F
20
21
3F
位置
控制寄存器*
通道0
通道1
通道31
数据表
*写入控制寄存器是唯一快速的交易。
内存和数据流是由控制寄存器中的内容规定。
图3 - 地址存储器映射
软件控制
控制接口上的地址线给访问控制寄存器直接或者，取决于
的控制寄存器的内容，以连接存储器或数据存储器的高或低的部分。
如果地址线A5是低，则控制寄存器，而不管其他地址线寻址（参见图3）。如果
A5是高，那么地址线A4 -A0选择的存储位置相对应的信道0-31为存储器
并流中的控制寄存器选择。
在控制寄存器中的数据由模式控制位，存储器选择位和流地址位（见
图。 4）。内存选择位允许连接内存高或低，或由数据存储选择，并
流地址位定义ST-总线输入或输出流中的一个。
位的控制寄存器7允许拆分内存操作 - 读取距离数据存储器和写操作的
连接内存不足。
另一种模式控制位，第6位，使每一个输出流为主动消息模式每个输出通道;即，
所述连接内存低的内容是对ST-总线输出流输出一次帧，除非
ODE引脚为低电平。在这种模式下，芯片的行为如同位2和位0的每个连接存储器高的位置是1的
不管实际值。
5
卓联半导体公司
ISO- CMOS ST- BUS
TM
家庭
MT8981D
数字开关
数据表
特点
卓联半导体公司ST- BUS兼容
4行×32通道输入
4行×32个通道输出
128个端口的无阻塞交换
单电源（ + 5V ）
低功耗： 30 mW的典型值。
微处理器控制接口
三态串行输出
订购信息
MT8981DE
40引脚PDIP
MT8981DP
44引脚PLCC
MT8981DPR
44引脚PLCC
MT8981DP1 44引脚PLCC *
MT8981DPR1 44引脚PLCC *
*无铅雾锡
2005年2月
管
管
磁带&卷轴
管
磁带&卷轴
-40 ° C至+ 85°C
描述
这VLSI ISO- CMOS器件是专为开关
PCM编码的话音或数据，根据微处理器
控制，在现代数字交换机， PBX或中心
办公室。它提供了多达并发连接
128的64 kbit / s的信道。每四个串行输入
并输出由32的64 kbit / s的信道
复用，以形成一个2048 kbit / s的ST-总线流。在
此外， MT8981提供微处理器读
并写上个人的ST- BUS渠道。
C4i
F0i
V
DD
V
SS
ODE
STi0
STi1
STi2
STi3
串行
to
并行
变流器
数据
内存
FRAME
计数器
产量
MUX
并行
to
串行
变流器
STo0
STo1
STo2
STo3
控制寄存器
连接
内存
控制界面
DS CS
R / W A5 /
A0
DTA D7 /
D0
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有1997-2005 ，卓联半导体公司保留所有权利。
MT8981D
数据表
NC
STi2
STi1
STi0
DTA
IC
ODE
STo0
STo1
STo2
NC
STi3
IC
IC
IC
IC
VDD
F0i
C4i
A0
A1
A2
7
8
9
10
11
12
13
14
15
16
17
39
38
37
36
35
34
33
32
31
30
29
STo3
IC
IC
IC
IC
VSS
D0
D1
D2
D3
D4
NC
A3
A4
A5
DS
读/写
CS
D7
D6
D5
NC
DTA
STi0
STi1
STi2
STi3
IC
IC
IC
IC
VDD
F0i
C4i
A0
A1
A2
A3
A4
A5
DS
读/写
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
IC
ODE
STo0
STo1
STo2
STo3
IC
IC
IC
IC
VSS
D0
D1
D2
D3
D4
D5
D6
D7
CS
18
19
20
21
22
23
24
25
26
27
28
6
5
4
3
2
1
44
43
42
41
40
44引脚PLCC
40引脚塑料DIP
图2 - 引脚连接
引脚说明
针＃
40
44
DIP PLCC
名字
DTA
描述
数据确认（开漏输出） 。
这是对数据的确认
微处理器接口。该引脚被拉低，以表示该芯片已经处理过的数据。一
909
,
1/4瓦，电阻器，建议用作上拉。
1
2
2-4
5
6-9
10
11
3-5
7
8-11
12
13
STi0-
ST- BUS输入0 2 （输入） 。
这些是投入的2048 kbit / s的ST -BUS输入流。
STi2
STi3
IC
V
DD
F0i
ST- BUS输入3 （输入） 。
这些是投入的2048 kbit / s的ST -BUS输入流。
内部连接。
必须连接到V
DD
.
电源输入。
正电源。
取景0型（输入） 。
这是将输入的帧同步脉冲为2048千比特/秒
ST- BUS流。在此输入低使内部计数器复位的下一个负
C4I系统的过渡。
4.096 MHz时钟（输入） 。
ST-总线的位单元的边界趴在该时钟的备用下降沿。
12
14
C4i
13-15 15-17 A0-A2
地址0 2 （输入） 。
这些是输入用于微处理器接口上的地址线。
16-18 19-21 A3-A5
地址3 5 （输入） 。
这些是输入用于微处理器接口上的地址线
19
22
DS
数据选通（输入） 。
这是输入用于微处理器接口上的活性高数据选通。
2
卓联半导体公司
MT8981D
引脚说明（续）
针＃
40
44
DIP PLCC
数据表
名字
读/写
CS
描述
读或写（输入） 。
这是输入用于微处理器接口的读/写信号 -
高读取，低写入。
片选（输入） 。
这是输入为低电平有效的芯片选择的微处理器接口。
20
21
23
24
22-24 25-27 D7-D5
数据7比5 （三态I / O引脚） 。
这些是在微处理器上的双向数据引脚
界面。
25-29 29-33 D4-D0
数据以4比0 （三态I / O引脚） 。
这些是在微处理器上的双向数据引脚
界面。
30
34
V
SS
IC
电源输入。
负电源（地） 。
内部连接。
离开引脚断开。
31-34 35-38
35
39
STo3
ST- BUS输出3 （三态输出） 。
这些引脚为四2048 kbit / s的ST- BUS输出
流。
36-38 41-43 STo2-
ST- BUS输出以2比0 （三态输出） 。
这些引脚为四2048 kbit / s的ST- BUS
STo0输出流。
39
44
ODE
输出驱动使能（输入） 。
如果输入保持高电平， STo0 - STO3输出驱动器功能
正常。如果该输入为低时， STo0 - STO3输出驱动器进入其高阻抗状态。
NB ：
即使当ODE高，对STo0 - STO3输出通道可以去下软件高阻抗
控制权。
IC
内部连接。
离开引脚断开。
40
1
功能说明
在最近几年，出现了在电话的趋势朝着数字交换，特别是在伴随
软件控制。同时，出现了在系统的体系结构的趋势朝着分布式处理或
多处理器系统。
根据这些趋势，卓联公司已制定了ST- BUS （串行通信总线） 。这种总线架构可
可以使用两个在软件控制的数字语音和数据交换，以及用于处理器之间的通信。该
用于切换和在处理器间通信完全集成，以允许简单的一般
目的体系结构适用于未来的系统。
该ST-总线的串行数据流的连续的2048 kbit / s的操作和设置在125
s
全帧
其中包含32个8位通道。卓制成品多个设备的接口的ST-总线的;关键
设备为所述MT8981芯片。
该MT8981可以切换从ST- BUS输入通道的数据通道上的ST- BUS输出，同时
允许其控制微处理器读取ST- BUS输入通道或写在ST- BUS输出渠道
（消息模式） 。到微处理器，所述MT8981看起来像一个存储器外围。微处理器可以
写MT8981建立输入ST -BUS通道和输出ST -BUS之间的交换连接
信道，或发射的输出ST-总线信道的消息。通过从MT8981中，微处理器读
可以从ST- BUS输入通道接收消息或检查其交换连接已经
确立。
通过整合双方交换和处理器间通信时， MT8981允许系统使用分布式
处理，并在一个ST-总线架构切换语音或数据。
3
卓联半导体公司
MT8981D
硬件描述
数据表
2048 kbit / s的串行数据在四个ST- BUS输入（ STi0到STi3 ）接收和串行数据在传输
4 ST- BUS输出（ STo0到STO3 ） 。每个串行输入接收32个频道的数字数据，包括每个通道
其可以表示由编码解码器（例如， Zarlink公司提供的一个PCM编码的模拟/语音样本的8位字
MT8964).
这个串行输入字被转换成并行数据，并存储在128× 8的数据存储器。在数据位置
内存是与特定的ST- BUS输入流的特别通道有关。这些位置可以被读
通过控制芯片上的微处理器。
在连接存储器，它被分成高和低的部分，位置与特定ST-总线相关联的
输出流。当信道是由于要在一个ST-总线输出或者传送的，该信道的数据可以
可以从一个ST-总线输入切换，或者可以由微处理器起源。如果数据是从输入的切换，
然后与输出信道相关联的连接内存低位置的内容被用于地址
数据存储器。此数据存储器地址对应于所输入的ST-总线流的信道在其上
用于数据切换到了。如果该数据为输出信道从微处理器起源（消息模式） ，
然后将连接内存低位置与输出信道相关联的内容直接被输出，
并且该数据被输出重复一次帧的信道，直到微处理器干预。
连接存储器数据被接收时，通过控制接口，在D7到D0 。控制接口还接收
地址信息在A5至A0和处理该微处理器的控制信号CS， DTA， R / W和DS 。有
两部分的数据存储器或连接内存的任何地址。高位位来自
控制寄存器，其可被写入或通过控制接口读取。的低阶位来自
地址线直接。
控制寄存器也使该芯片能够播放所有的ST- BUS输出的消息（即把每个通道
进入消息模式） ，或者分裂的内存，使读取距离数据存储器和写操作的
连接内存不足。连接存储器高决定了各个输出通道是否在
消息模式，并且允许各个输出通道进入一个高阻抗状态，从而使阵列
MT8981s到构成。它也控制CSTO销。
所有ST段总线定时从两个信号C4I和F0i而得。
4
卓联半导体公司
MT8981D
A5
0
1
1
1
A4
X
0
0
1
A3
X
0
0
1
A2
X
0
0
1
A1
X
0
0
1
A0
X
0
1
1
十六进制地址
00 - 1F
20
21
3F
位置
控制寄存器*
通道0
通道1
通道31
数据表
*写入控制寄存器是唯一快速的交易。
内存和数据流是由控制寄存器中的内容规定。
图3 - 地址存储器映射
软件控制
控制接口上的地址线给访问控制寄存器直接或者，取决于
的控制寄存器的内容，以连接存储器或数据存储器的高或低的部分。
如果地址线A5是低，则控制寄存器，而不管其他地址线寻址（参见图3）。如果
A5是高，那么地址线A4 -A0选择的存储位置相对应的信道0-31为存储器
并流中的控制寄存器选择。
在控制寄存器中的数据由模式控制位，存储器选择位和流地址位（见
图。 4）。内存选择位允许连接内存高或低，或由数据存储选择，并
流地址位定义ST-总线输入或输出流中的一个。
位的控制寄存器7允许拆分内存操作 - 读取距离数据存储器和写操作的
连接内存不足。
另一种模式控制位，第6位，使每一个输出流为主动消息模式每个输出通道;即，
所述连接内存低的内容是对ST-总线输出流输出一次帧，除非
ODE引脚为低电平。在这种模式下，芯片的行为如同位2和位0的每个连接存储器高的位置是1的
不管实际值。
5
卓联半导体公司
QQ：2881677436 复制
