MK3724
VCXO
加音频时钟
机顶盒
描述
的MK3724是一种低成本，低抖动，高性能
VCXO和PLL时钟合成器设计用于替代
昂贵的分立的VCXO和乘数。该
专利的片上压控晶体振荡器
接受0至3.3 V的输入电压，使输出
时钟由± 115 ppm的变化。使用ICS的模拟/数字
锁相环（PLL）的方法，该装置的用途
便宜的27 MHz的晶振可牵引输入
产生的基准输出和一个可选择的音频
时钟。
ICS生产的VCXO基于最大的品种
定时对所有应用程序的设备。咨询到ICS
消除压控石英振荡器，晶体和振荡器从
板。
片上VCXO的频率由一个调节
外部控制电压连接到VIN 。因为
VIN是高阻抗输入端，它可以直接驱动
从PWM RC积分电路。
特点
封装采用16引脚TSSOP
可提供无铅封装
取代了VCXO和振荡器
3.3 V工作电压
提供了27 MHz的加音频时钟输出
使用廉价的27 MHz的晶振可牵引
芯片专利VCXO与230 ppm的范围拉
（最小）
0 VCXO的调谐电压为3.3 V
先进的低功率，亚微米CMOS工艺
提供工业级温度范围
对于其他标准音频频率看
MK3722
框图
VDD
3
S2:S0
VIN
X1
27兆赫
可牵引
水晶
3
锁相环/时钟
合成
电路
ACLK
X2
电压
控制
水晶
振荡器
3
27MHz
GND
PDTS
MDS 3724
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
525赛STRE等，圣乔本身， CA 9 5126
●
修订版121904
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
MK3724
VCXO
加音频时钟
机顶盒
引脚分配
X2
X1
VDD
VDD
VIN
GND
GND
PDTS
1
2
3
4
5
6
7
8
16引脚TSSOP
16
15
14
13
12
11
10
9
S1
NC
VDD
S0
27M
GND
ACLK
S2
音频时钟选择表
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
ACLK （兆赫）
3.072
4.096
6.144
8.192
12.288
24.576
33.8688
73.728
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
针
名字
X2
X1
VDD
VDD
VIN
GND
GND
PDTS
S2
ACLK
GND
27M
S0
针
TYPE
产量
输入
动力
动力
输入
动力
动力
动力
输入
产量
动力
产量
输入
引脚说明
水晶连接。连接到一个27 MHz的基本模式
可牵引的结晶。
水晶连接。连接到一个27 MHz的基本模式
可牵引的结晶。
连接至+3.3 V.
连接至+3.3 V.
电压输入VCXO 。更改为0的电压3.3 V
控制VCXO频率。
连接到地面。
连接到地面。
掉电三态。该引脚关断整个芯片
三态低输出时。内部上拉电阻。
选择输入S2 。选择每张桌子上面ACLK 。内部上拉
电阻器。
每桌音频时钟输出上面。
连接到地面。
27 MHz参考时钟输出。
选择输入S0 。选择每张桌子上面ACLK 。内部上拉
电阻器。
MDS 3724
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
MK3724
VCXO
加音频时钟
机顶盒
针
数
14
15
16
针
名字
VDD
NC
S1
针
TYPE
动力
--
输入
连接至+3.3 V.
引脚说明
无连接。不要以任何方式连接到该引脚。
选择输入S1 。选择每张桌子上面ACLK 。内部上拉
电阻器。
MDS 3724
在TE碎电路系统
●
3
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
MK3724
VCXO
加音频时钟
机顶盒
外部元件的选择
的MK3724需要外部的最小数量
组件正常工作。
水晶调节负载电容
该晶体的痕迹应该包括垫小的固定
电容器， 1 X 1和地之间，和另一
之间的X2和地面。这些电容器的馅
在PCB上是可选的。需要对这些电容器是
在系统原型评估确定的，并且是
由所使用的特定的晶体（制造影响
和频率）和PCB布局。所要求的典型
电容器的值是1至4 pF的。
来确定晶体的必要性和值
调整电容，则需要一台PC板
你的最终布局，频率计数器能约
1ppm的分辨率和精确度，两个电源，
并计划使用的晶体样品
生产。您还需要进行初始计量
精度为每个晶体在规定晶体负载
电容（C
L
).
确定晶体电容的值：
1.连接到VDD 3.3 V连接引脚5到第二
电源。调整到0V上销5上的电压。
测量并记录CLK输出频率。
2.调整至3.3 V.测量引脚5的电压和
记录相同的输出频率。
为了计算为中心的错误：
6
(
f
3.3
(
3.0
)V
–
f
吨精氨酸等
)
+
(
f
0V
–
f
吨精氨酸等
)
错误= 10× ---------------------------------------------- ------------------------------------------
–
错误
XTAL
f
吨精氨酸等
去耦电容
0.01去耦电容
F
应连接
在引脚3和4中，引脚6和7 VDD和GND之间，
与销11和14尽可能靠近MK3724作为
可能。对于最佳的器件性能，该
去耦电容应安装在
PCB的元件面。避免使用过孔
去耦电路。
系列终端电阻
当时钟输出之间的PCB走线和
负载超过1英寸，串联端接应
使用。要终止系列50
迹（常用
使用的线路阻抗） ，放置33
电阻串联
与时钟线，尽量靠近时钟输出引脚
可能。时钟输出的额定阻抗是
20
.
石英晶体
该MK3724 VCXO功能包括外部的
晶体和集成压控振荡器电路。对
确保最佳的系统性能（频率拉
范围），可靠性，晶体器件会议ICS “
推荐的参数必须被使用，并且
在下面的章节中讨论布局指南
必须遵循。
参见应用笔记MAN05水晶的完整列表
参数。
石英晶体振荡的频率是
其“切割”，并通过负载电容确定
连接到它。该MK3724采用了片上
可变负载电容的“拉” （改变）
频率的晶体。使用指定的结晶
用MK3724被设计为具有零频率
误差时的片+杂散电容的总量为14
pF的。
外部晶体连接在尽量靠近
芯片如可能，应是对在同一侧
PCB为MK3724 。应该通过之间的不
晶体引脚和X1和X2的管脚。那里
应无信号迹线的下方或接近
水晶。
其中：
f
目标
=标称晶振频率
错误
XTAL
晶体=实际的初始精度（单位：ppm ）
被测量
如果所述定心误差小于± 25ppm的，无
需要调整。如果定心误差更
高于25ppm否定的，则PC板具有过度
杂散电容和一个新的PCB布局应
考虑到减少寄生电容。 （或者，
该晶体可以被重新指定为一个较高的载荷
电容。联系ICS的详细信息。 ）如果定心
误差大于25ppm的正，添加相同的固定
从每个晶体引脚中心电容到地。
对于每个盖（单位为pF ）的值由下式给出：
MDS 3724
在TE碎电路系统
●
4
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
MK3724
VCXO
加音频时钟
机顶盒
外部电容=
2× （中误差） / （修剪灵敏度）
修剪灵敏度是其可通过提供一个参数
你的水晶供应商。如果你不知道的价值，
假设它是30 PPM / PF 。经过任何改动，重复
测量，以验证该剩余误差
可接受的低（通常小于± 25ppm的） 。
绝对最大额定值
上面讲下面列出的收视率可能会导致对MK3724永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度，商业
工作环境温度，工业
储存温度
焊接温度
7V
等级
-0.5 V至VDD + 0.5 V
0至+ 70°C
-40至+ 85°C
-65到+ 150°C
260°C
推荐工作条件
参数
工作环境温度，商业
工作环境温度，工业
电源电压（相对于GND测量）
参考晶体参数
分钟。
0
-40
+3.135
典型值。
马克斯。
+70
+85
+3.465
单位
°C
°C
V
请参阅第3页
DC电气特性
VDD = 3.3V ± 5 ％
，环境温度-40 + 85°C ，除非另有说明
参数
工作电压
输出高电压
输出低电压
输出高电压（ CMOS
级）
输出低电压（ CMOS
级）
符号
VDD
V
OH
V
OL
V
OH
V
OL
条件
I
OH
= -12毫安
I
OL
= 12毫安
I
OH
= -4毫安
I
OH
= 4毫安
分钟。
3.135
2.4
典型值。
马克斯。
3.465
0.4
单位
V
V
V
V
VDD-0.4
0.375
V
MDS 3724
在TE碎电路系统
●
5
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版121904
电话：（ 08 4 ） 297-1 201
●
W W瓦特I C S T 。 C 0米
QQ：2881677436 复制
