【ISO2-CMOS ST- BUS 产品系列MT8971B/72B数字用户接口电路数字网络接口电路特】,IC型号MT8972BC,MT8972BC PDF资料,MT8972BC经销商,ic,电子元器件-51电子网

ISO

-CMOS ST- BUS 产品系列

MT8971B/72B

数字用户接口电路

数字网络接口电路

特点

通过单个双绞线全双工传输

对

可选择80或160 kbit / s的线速度

自适应回波抵消

截至3公里（ 8971B ）和4公里（ 8972B ）

ISDN兼容（2B + D）的数据格式

透明的调制解调器功能

帧同步和时钟提取

MITEL ST- BUS兼容

低功耗（典型值为50毫瓦）， 5V单电源供电

问题7

1995年5月

订购信息

MT8971BE

22引脚塑料DIP

MT8972BE

22引脚塑料DIP

MT8972BC

22引脚陶瓷DIP

MT8971BP

28引脚PLCC

MT8972BP

28引脚PLCC

-40 ° C至

85°C

描述

该MT8971B （ DSIC ）和MT8972B （ DNIC ）是

能够提供高的多功能设备

速度，全双工数字传输多达160个

千比特/秒以上双绞线。他们采用自适应

回声消除技术和传输数据中

（2B + D）的格式兼容的ISDN基本速率。

多种工作模式允许一个简单的界面

数字通信网络，包括使用

与数据高速有限距离调制解调器

速率高达160千比特/秒。

这两款器件的功能

相同，但与DSIC具有较短

最大回路达到规范。通用

"DNIC"将被用来表示这两个设备，除非

另有说明。

该MT8971B / 72B被制造在敏迪的ISO

CMOS工艺。

应用

数字用户线

在扭曲的高速数据传输

电线

数字程控交换机线路卡和电话机

80或160 kbit / s的单芯片调制解调器

DSTI / DI

CDSTi /

CDI

发送

接口

Prescrambler

SCRAMBLER

差异

双相编码

发射机

发送

筛选&

线路驱动器

OUT

F0/CLD

C4/TCK

F0o/RCK

MS0

MS1

MS2

REGC

控制

发送

定时

BIAS

地址

回音消除器

错误

信号

回声估计值

—

DPLL

MUX

OUT

DIS

主时钟

锁相

发送/

时钟

接受

时序&

控制

同步检测

状态

接受

Precan

∑

接受

滤波器

-1

OSC2

DSTO / DO

CDSTo /

CDO

接受

接口

DE-

Prescrambler

解密器

差异

双相编码

接收器

OSC1

BIAS

REF

图1 - 功能框图

9-107

MT8971B/72B

VREF

VBIAS

糊涂人

VDD

LIN

TEST

糊涂人

VBIAS

VREF

MS2

MS1

MS0

REGC

F0/CLD

CDSTi / CDI

CDSTo / ●切勿

VSS

VDD

LIN

TEST

LOUT DIS

Precan

OSC1

OSC2

C4/TCK

F0o/RCK

DSTI / DI

DSTO / DO

22引脚PDIP / CERDIP

图2 - 引脚连接

引脚说明

针＃

DIP PLCC

4,5,

5,7,

名字

OUT

BIAS

REF

描述

线路输出。

发射信号输出（模拟）。参考V

BIAS

内部偏置电压

输出。通过0.33 μF去耦电容V连接

内部参考电压

输出。通过0.33 μF去耦电容V连接

MS2-MS0

模式选择

输入（数字）。逻辑电平出现在这些引脚选择不同的

操作模式用于特定应用。请参阅表1的工作模式。

REGC

F0/CLD

调节器控制

输出（数字）。用于开关模式电源512 kHz的时钟

耗材。未使用的MAS / MOD模式，应保持开路。

帧脉冲/ C-信道负载

（数字）。在DN模式下的244纳秒宽的负脉冲输入

用于MASTER指示该装置的有源沟道时代的开始。输出

所述从动指示该装置的有源沟道时代的开始。输出MOD

模式提供一个脉冲表示的C信道的开始。

控制/数据ST- BUS总线。在/控制/数据输入

（数字）。 2.048 Mbit / s的串行控制&

在DN模式信号输入。在MOD模式，这是在码率连续的比特流

选择。

控制/数据ST -BUS输出/控制/数据输出

（数字）。 2.048 Mbit / s的串行控制&

信号输出DN模式。在MOD模式，这是在码率连续的比特流

选择。

负电源

(0V).

CDSTi /

CDI

CDSTo /

CDO

DSTO / DO

数据ST -BUS输出/数据输出

（数字）。 2.048 Mbit / s的串行PCM /输出数据在DN模式。

在MOD模式，这是在选择的比特率的连续的比特流。

DSTI / DI

数据ST- BUS总线。在/数据输入

（数字）。 2.048 Mbit / s的串行PCM /数据输入DN模式。在

MOD模式，这是在所选择的比特率的连续的比特流。

F0o/RCK

帧脉冲输出/接收的位速率时钟

输出（数字）。在DN模式下的244纳秒宽

负脉冲，指示该装置的有源沟道倍的端部，以允许菊花

链接。在MOD模式提供了接受比特率的时钟系统。

C4/TCK

数据时钟/发送波特率时钟

（数字）。一个4.096 MHz的TTL兼容的时钟

输入的主输出为DN模式SLAVE 。对于MOD模式下，该引脚

提供发送的位速率时钟的系统。

振荡器输出。

CMOS输出。

OSC2

9-108

CDSTi / CDI

CDSTo / ●切勿

VSS

DSTO / DO

DSTI / DI

F0o/RCK

MS2

MS1

MS0

REGC

F0/CLD

LOUT DIS

Precan

OSC1

OSC2

C4/TCK

28引脚PLCC

MT8971B/72B

引脚说明（续）

针＃

DIP PLCC

名字

OSC1

Precan

描述

振荡器输入。

CMOS输入。直流耦合信号到该引脚。是指直流电气

特性OSC1输入的要求。

Precanceller禁用。

当持有至逻辑“1”

从L-内部路径

OUT

对

precanceller被强制到V

BIAS

从而绕过precanceller部。当逻辑“0” ，则

OUT

到precanceller路径被启用并正常运行。内部下拉（ 50

千欧）设在该引脚。

无连接。

离开开路。

1,6,

11,

18,

20,

OUT

DIS

OUT

禁用。

当举行逻辑“1” ，L

OUT

被禁用（即输出= V

BIAS

）。当逻辑

“0”, L

OUT

功能正常。内部下拉（ 50千欧）设在该引脚。

TEST

TEST引脚。

连接到V

以进行正常操作。

接收信号

输入（模拟）。

正电源。

（ + 5V ）输入。

DSTI

AA A

AAAAA

AAAA

A AA

AAAAA

A AA

AAAAA

A AA

AAAAA

A AA

AAAAA

A AA

AAAAA

A AA

AAAAA

A AA

AAAAA

AAAAAAAAAAAAAAAAAAAAAAAA AAAAAAAAAAAAAAAAA

AAAA

AAAAAAAAAAAAAAAAAAAAAAAA AAAAAAAAAAAAAAAAA

AAAA

AAAAAAAAAAAAAAAAAAAAAAAA AAAAAAAAAAAAAAAAA

AAAA

AAAAAAAAAAAAAAAAAAAAAAAA AAAAAAAAAAAAAAAAA

AAAA

AAAAAAAAAAAAAAAAAAAAAAAA AAAAAAAAAAAAAAAAA

AAAA