【飞思卡尔半导体公司数据表：技术数据文档编号： MC9S08QA4第2版， 2/2008MC9S08Q】,IC型号MC9S08QA4CDNE,MC9S08QA4CDNE PDF资料,MC9S08QA4CDNE经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

数据表：技术数据

文档编号： MC9S08QA4

第2版， 2/2008

MC9S08QA4

8引脚DFN

案例1452年至1402年

8引脚NB- SOIC

CASE 751-07

MC9S08QA4系列

占地面积：

MC9S08QA4

产品特点：

8位HCS08中央处理器（ CPU ）

- 高达20 MHz的CPU ，在3.6 V至1.8 V电压下

范围为-40 ° C至85°C

- HC08指令集，增加了BGND指令

支持多达32个中断/复位源

片上存储器

闪存读取/编程/擦除，覆盖整个工作电压

和温度

- 随机存取存储器（RAM）的

- 安全电路，以防止未经授权的访问

RAM和FL灰分含量

- 省电模式

两个非常低的功耗停止模式

- 外设时钟使能寄存器可以禁用时钟

未使用的模块，从而减少电流

- 在运行使用极低功耗的实时计数器，等待，

并停止与内部时钟源模式

时钟源选项

- 内部时钟源（ ICS ） - 内部时钟源

含一个频率锁相环模块（FLL）

内部参考控制;精密微调

内部基准允许0.2 ％的分辨率和2 ％

偏差温度和电压;支持的总线

从1兆赫至10兆赫的频率

- 系统保护

- 看门狗计算机正常操作（ COP ）复位

与选项从专用的1 kHz内部时钟运行

源或总线时钟

- 低电压检测复位或中断

- 可选择的触发点

- 非法操作码检测复位

- 非法地址检测复位

- 闪存块保护

开发支持

- 单线后台调试接口

8引脚PDIP

案例626-06

- 断点功能，允许单断点设置

在在线调试

外设

- ADC - 4通道， 10位分辨率; 1.7毫伏/°C的

温度传感器;自动比较功能;

内部带隙参考通道;操作停止3 ;

从3.6 V至1.8 V功能齐全

- ACMP - 模拟比较器，可选择中断

在上升沿，下降沿，或比较器输出的任一边缘;

以固定的内部带隙基准比较选项

电压;输出可以在内部连接到输入TPM

CAPTURE

- TPM - 一个1路定时器/脉宽调制器

（ TPM ）模块;可选的输入捕捉，输出

比较或缓冲的边沿或中心对齐的PWM上

每个信道; ACMP输出可以在内部绑

输入捕捉

- MTIM - 8位，8位模数定时器模块

预分频器

- KBI - 4针键盘中断与软件模块

边缘或边缘/电平模式可选极性

- 输入/输出

- 四个通用输入输出，一个输入只脚和一个输出仅

引脚。

- 滞后和可配置的上拉电阻上的所有输入

销; CON连接可配置的压摆率和驱动强度上的所有

输出引脚除外PTA5

封装选项

- 8引脚SOIC ， PDIP和DFN

本文件包含有关正在开发中的产品信息。飞思卡尔保留

有权更改或终止本产品，恕不另行通知。

MCU框图。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.3

引脚分配。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.3

电气特性。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.5

3.1简介。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.5

3.2绝对最大额定值。。。。。。。。。。。。。。。。。。。。。 0.5

3.3热特性。。。。。。。。。。。。。。。。。。。。。。。。 0.5

3.4 ESD保护和闭锁抗扰度。。。。。。。。。。。。 0.6

3.5直流特性。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.7

3.6电源电流特性。。。。。。。。。。。。。。。。。。 0.10

3.7内部时钟源（ ICS ）的特点。。。。。。。。 0.11

交流特性。。。。。。。。。。。。。。。。。。。。。。。。。。。。

3.8.1控制时序。。。。。。。。。。。。。。。。。。。。。。。。。

3.8.2 TPM / MTIM模块时序。。。。。。。。。。。。。。。。

3.9模拟比较器（ ACMP ） ELECTRICALS 。。。。。。。。。。。

3.10 ADC特性。。。。。。。。。。。。。。。。。。。。。。。。。。

3.11闪存规格。。。。。。。。。。。。。。。。。。。。。。。。。。。

订购信息。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

机械制图。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

3.8

修订历史

为客户提供最先进的最新信息，我们将万维网上的文档的修改将是最新的。

打印的副本可能是较早版本。要验证您有最新的信息，请参考：

http://freescale.com/

下面的修订历史表总结了本文档中包含的变化。

调整

日期

1/2008

2/2008

首次公开发行

更改说明

改变该装置中的指示符

表15 。

相关文档

查找所有文件的最新版本为： http://www.freescale.com

参考手册

(MC9S08QA4RM)

包含丰富的产品信息，包括操作模式，记忆，

复位和中断寄存器定义，端口引脚， CPU和所有的模块

信息。

MC9S08QA4系列，第2版

飞思卡尔半导体公司

MCU框图

BKGD / MS

IRQ

HCS08内核

调试模块（ DBG ）

中央处理器

BDC

8位模数定时器

模块（ MTIM ）

端口A

TCLK

PTA5//IRQ/TCLK/RESET

PTA4/ACMPO/BKGD/MS

PTA3/KBIP3/ADP3

PTA2/KBIP2/ADP2

框图，

图1中，

示出了MC9S08QA4 MCU的结构。

HCS08系统控制

复位和中断

操作模式

电源管理

RTI

IRQ

COP

LVD

8位键盘

中断模块（ KBI ）

ACMPO

ACMP-

ACMP +

10-BIT

模拟 - 数字

转换器（ADC）的

16位的定时器/ PWM

模块（ TPM）的

TPMCH0

用户FLASH

（ MC9S08QA4 = 4096字节）

（ MC9S08QA2 = 2048字节）

模拟比较器

（ ACMP ）

PTA1/KBIP1/ADP1/ACMP–

PTA0/KBIP0/TPMCH0/ADP0/ACMP+

用户RAM

（ MC9S08QA4 = 256字节）

（ MC9S08QA2 = 160BYTES ）

16 MHz内部时钟

源（ICS ）

稳压器

DDA

SSA

REFH

REFL

注意事项：

端口引脚是软件CON连接可配置上拉器件，输入端口。

端口引脚是软件CON连接的可配置输出驱动强度。

端口引脚是软件CON连接可配置的输出压摆率控制。

IRQ包含一个软件CON连接的可配置（ IRQPDD ）上拉器件，使PTA5作为IRQ引脚功能（ IRQPE = 1 ）。

包含RESET如果PTA5启用复位引脚功能（ RSTPE = 1 ）集成上拉电阻。

PTA4包含集成上拉设备，如果允许BKGD （ BKGDPE = 1 ）。

当引脚功能作为KBI （的KBIPEn = 1 ）和相关的引脚配置为使能上拉设备的KBEDGn可以

用于重新配置上拉为下拉设备。

图1. MC9S08QA4系列框图

引脚分配

这部分显示了封装的引脚分配可用于MC9S08QA4系列。

MC9S08QA4系列，第2版

飞思卡尔半导体公司

引脚分配

表2-1 。引脚共享优先

优先

针

最低的

端口引脚

PTA5

PTA4

ALT 1

IRQ

选择2

TCLK

ACMPO

BKGD

中高音3

HIGHEST

ALT 4

RESET

8-Pin

PTA3

PTA2

PTA1

PTA0

KBIP3

KBIP2

KBIP1

KBIP0

ADP3

ADP2

ADP1

TPMCH0

ADP0

ACMP-

ACMP +

销不包含钳位二极管到V

并不能驱动

上述V

。电压测量的内部上拉复位

引脚将不会被上拉至V

。连接到该引脚的内部门

被拉至V

如果ACMP和ADC同时启用，既可以访问的位。

PTA5/IRQ/TCLK/RESET

PTA4/ACMPO/BKGD/MS

PTA0/KBIP0/TPMCH0/ADP0/ACMP+

PTA1/KBIP1/ADP1/ACMP–

PTA2/KBIP2/ADP2

PTA3/KBIP3/ADP3

8引脚PDIP / SOIC

PTA5/IRQ/TCLK/RESET

PTA4/ACMPO/BKGD/MS

8引脚DFN

PTA0/KBIP0/TPMCH0/ADP0/ACMP+

PTA1/KBIP1/ADP1/ACMP–

PTA2/KBIP2/ADP2

PTA3/KBIP3/ADP3

图2. MC9S08QA4系列采用8引脚封装

MC9S08QA4系列，第2版

飞思卡尔半导体公司

电气特性

3.1

电气特性

介绍

本章包括电气和时序规格MC9S08QA4系列微控制器时可用

出版。

3.2

绝对最大额定值

绝对最大额定值只是应力额定值，并且运行在最大值不能保证。强调超越

在规定的限值

表2

可能会影响设备可靠性或导致器件的永久性损坏。对于功能操作

的条件下，指的是剩余的表中该节。

该器件包含电路，防止损坏，由于高静电压或电场;然而，建议

正常的预防措施，以避免应用比最大额定电压，这个高电压的任何

高阻抗电路。运行的可靠性，如果未使用的输入连接到一个适当的逻辑电平（用于增强

例如，无论是V

或V

），或者与所述销相关联的可编程上拉电阻器被启用。

表2.绝对最大额定值

等级

电源电压

最大电流为V

数字输入电压

瞬时最大电流

单个引脚限制（适用于所有端口引脚）

1, 2, 3

存储温度范围

符号

英镑

价值

-0.3 3.8

120

-0.3到V

+ 0.3

±25

-55到150

单位

°C

输入电流必须限制在特定的价值网络版。以确定所需的值

限流电阻，计算出电阻值阳性（Ⅴ

）和负（Ⅴ

）夹

电压，然后用两个电阻值较大。

所有的功能性非电源引脚在内部钳位到V

和V

电源必须保持在操作V监管

在瞬时范围

最大工作电流的条件。如果积极的注入电流（V

＆ GT ; V

）大于

，注入电流可能会溢流出的V

并可能导致将外部电源

出调控。确保外部V

负载分流比最大注入电流越大

电流。这将是当MCU不耗电的最大风险。实例是：如果

没有系统时钟存在，或者如果时钟速率是非常低的（这会降低总的功率

消费）。

3.3

热特性

本节提供有关的工作温度范围，功耗和封装热阻的信息。动力

相比于在芯片上的逻辑和电压调节器电路的功耗耗散在I / O引脚通常是小的，并且

它是由用户决定，而不是由MCU设计来控制。取P

I / O

考虑到在功率计算，确定

实际的引脚电压和V的区别

或V

并通过引脚电流为每个I / O引脚繁殖。除了在案件

异常高的端子电流（重负载），端子电压和V之间的差

或V

将是非常小的。

MC9S08QA4系列，第2版

飞思卡尔半导体公司