摩托罗拉
半导体技术资料
低偏移的CMOS PLL时钟
司机
该MC88915时钟驱动器采用锁相环
技术锁定其低偏移输出“的频率和相位
到一个输入参考时钟。它被设计用来提供时钟
分配用于高性能个人计算机和工作站。
该PLL允许高电流，低偏移输出锁定
到一个时钟输入和分发它基本上是零
推迟到电路板上的多个组件。该PLL也允许
的MC88915乘以一个低频输入时钟和
在更高的（ 2X ）系统频率在本地分发。多种
88915的可以锁定到一个单一的参考时钟，这是理想
对于应用程序时，中央系统时钟必须
分布式同步到多个板（见图7） 。
五个的“Q”输出端（ QO- Q4）的设置有小于500
其上升沿之间的ps歪斜。 Q5的输出反相
从“Q”输出端（ 180°相移） 。该2X_Q输出运行
在“Q”输出频率的两倍，而Q / 2奔跑在1/2的
“Q”的频率。
压控振荡器的设计优化运行在20兆赫和
在2X_Q的Fmax规范。图5中的接线图
细节的不同反馈的配置而打造
特定的输入/输出频率之间的关系。可能
的“Q”输出频率比与SYNC输入是2 ：1，
为1：1和1： 2 。
该FREQ_SEL引脚提供一个位可编程
除以在PLL的反馈路径。它选择的
分频1和分频2 VCO的其信号之前
到达芯片的内部时钟分配部分（见
第2页框图） 。在大多数应用
FREQ_SEL应保持高电平（ ÷ 1 ） 。如果一个低频
参考时钟输入时，抱着FREQ_SEL低（ ÷ 2 ）将
允许压控振荡器，以在其最佳范围（ >20 MHz）的运行。
在正常的锁相操作PLL_EN销被保持
高。拉PLL_EN引脚为低电平禁止VCO和看跌期权
在静态“测试模式”的88915 。在这种模式下，没有
在输入时钟，这是必要的频率限制
低频电路板的测试环境。第二同步
输入可以用来作为测试时钟输入，以进一步简化
板级测试（参见第11页的详细说明） 。
锁定指示输出（ LOCK ）变高时，环路
在稳态相位和频率锁定。 LOCK输出
将变低，如果相位锁定丢失或当PLL_EN引脚为低电平。
在一定条件下锁定输出可以保持低，甚至
虽然部分被锁相。因此LOCK输出
信号不应该被用来驱动任何有源电路;它应该
只用于被动监测或评估目的。
产量曲面造型与绝经年限是Motorola，Inc.的商标。
1/97
MC88915
特点
五个输出（ QO - Q4）与输出输出扭曲< 500
ps的每个都是相位和频率锁定到同步
输入
相位变化，从部件到部件的SYNC之间
和反馈输入小于550 PS（来源于
理事会（TPD）规范，它定义了部件到部件
歪斜）
输入/输出的1的锁相环频率比：2， 1 ：1，
和2：1的可
输入频率范围在5MHz - 2X_Q FMAX规格
在2X和附加输出可用2系统的“ Q”
频率。另外一个Q（ 180°相移）输出可
所有输出都
±36
mA驱动（等于高和低） ，在
CMOS电平，以及可驱动CMOS或TTL逻辑电平。
所有的输入是TTL电平兼容
测试模式引脚（ PLL_EN ）为低频
测试。两个可选的时钟输入，测试或
冗余的目的
RST
4
反馈
REF_SEL
SYNC[0]
VCC（ AN）的
RC1
GND（ AN）的
SYNC[1]
5
6
7
8
9
10
11
12
FREQ_SEL
13
GND
14
Q0
15
VCC
16
Q1
17
GND
18
PLL_EN
VCC
3
Q5
2
GND
1
Q4
28
VCC
27
2X_Q
26
25
24
23
22
21
20
19
Q/2
GND
Q3
VCC
Q2
GND
LOCK
28引脚引脚
（ TOP VIEW ）
FN后缀
塑料PLCC
CASE 776-02
订购信息
MC88915FN55 PLCC
MC88915FN70 PLCC
摩托罗拉1997年公司
1
转4
MC88915
DC电气特性
（电压参考GND ; TA = 0 ° C至+ 70 ° C， VCC = 5.0V
±
5%)
符号
VIH
VIL
VOH
VOL
IIN
ICCT
IOLD
IOHD
ICC
1.
2.
3.
最大静态电源
电流（每包）
参数
最低高电平输入
电压
最大低电平输入
电压
最小高电平输出
电压
最大低电平输出
电压
最大输入漏电流
最大ICC /输入
最小动态输出电流
3
测试条件
VOUT = 0.1 V或VCC - 0.1 V
VOUT = 0.1 V或VCC - 0.1 V
VIN = VIH或VIL
IOH = -36毫安
1
VIN = VIH或VIL
IOL = 36毫安
1
VI = VCC或GND
VI = VCC - 2.1 V
VOLD = 1.0V最大
VOHD = 3.85 V最大
VI = VCC或GND
VCC
V
4.75
5.25
4.75
5.25
4.75
5.25
4.75
5.25
5.25
5.25
5.25
5.25
5.25
保证限额
2.0
2.0
0.8
0.8
4.01
4.51
0.44
0.44
±1.0
1.5
2
88
–88
1.0
单位
V
V
V
V
A
mA
mA
mA
mA
IOL和IOH是12毫安和-12mA分别为LOCK输出。
该PLL_EN输入引脚不能保证满足本规范。
最大测试持续时间为2.0ms ，一个输出一次加载。
电容和电源规格
符号
CIN
CPD
PD1
PD2
输入电容
功率耗散电容
功耗@ 33MHz的与50Ω Thevenin终端
功耗@ 33MHz的与50Ω并行端接至GND
参数
典型值
4.5
40
15毫瓦/输出
120毫瓦/设备
37.5毫瓦/输出
300毫瓦/设备
单位
pF
pF
mW
mW
条件
VCC = 5.0 V
VCC = 5.0 V
VCC = 5.0 V
中T = 25℃
VCC = 5.0 V
中T = 25℃
SYNC输入时序要求
符号
素养， TFALL
TCYCLE
占空比
参数
最大上升和下降时间（ SYNC输入：从0.8V - 2.0V ）
FN55
输入时钟周期（ SYNC输入）
36
输入占空比（ SYNC输入）
28.5
50%
±25%
民
–
FN70
最大
3.0
200
1
单位
ns
ns
1.信息图。 5 ，在“常规AC规格说明” ，说明＃ 3描述了本规范与实际的限制取决于
应用程序。
特定频率的科幻阳离子
（ TA = 0 ° C至+ 70 ° C， VCC = 5.0V
±5%,
CL = 50pF的）
保证最低
符号
FMAX
1
参数
最大工作频率（ 2X_Q输出）
最大工作频率（ Q0 - Q4 ， Q5输出）
MC88915FN55
55
27.5
MC88915FN70
70
35
单位
兆赫
兆赫
1，最大工作频率为保证在器件锁相环状态，所有输出在50 pF的负载。
时序解决方案
BR1333 - 第六版
3
摩托罗拉
MC88915
AC电气特性
（ TA = 0 ° C至+ 70 ° C， VCC = 5.0V
±5%,
CL = 50pF的）
符号
素养， TFALL
（输出）
素养， TFALL
3
（ 2X_Q输出）
T设定宽度
3
(Q0,Q1,Q3,Q4,
Q5,Q/2)
参数
上升和下降时间，所有输出到50 pF的， 500
负载
（之间0.2VCC和0.8VCC ）
上升和下降时间， 2X_Q输出转换成一个20 pF负载端接
化规定在附注2 （间0.8 V至2.0 V）
输出脉冲宽度（ Q0 ， Q1 ， Q3 ， Q4 ， Q5 ， Q / 2 @ VCC / 2 ）
民
1.0
0.5
0.5tCYCLE - 0.5
最大
2.5
1.6
0.5tCYCLE + 0.5
单位
ns
ns
t周期= 1 /频率。在其中的“ Q”的
输出运行
ns
T设定宽度
3
（ Q2只）
T设定宽度
3
（ 2X_Q输出）
T设定宽度
3
（ 2X_Q输出）
tPD的
3
（同步反馈）
输出脉冲宽度（ Q2输出@ VCC / 2 ）
输出脉冲宽度（ 2X_Q输出@ 1.5V） （参见AC注2 ）
输出脉冲宽度（ 2X_Q输出@ VCC / 2 ）
0.5tCYCLE - 0.6
0.5tCYCLE - 0.5
0.5tCYCLE - 1.0
0.5tCYCLE + 0.6
0.5tCYCLE + 0.5
0.5tCYCLE + 1.0
ns
ns
（ 470KΩ从RC1到An.VCC ）
SYNC输入，反馈延迟
（ MEAS 。 @ SYNC0或1和反馈输入引脚）
（请参阅一般AC说明书注4和图2说明）
–1.05
–0.50
ns
（ 470KΩ从RC1到An.GND ）
+1.25
–
–
–
1
1.5
+3.25
500
750
750
10
13.5
tSKEWr
1,3
（上升）
tSKEWf
1,3
（下降）
tSKEWall
1,3
TLOCK
的TPH1
（复位 - Q）
输出至输出扭曲之间输出Q0 - Q4 ， Q / 2
（上升沿只）
输出至输出扭曲之间输出Q0 - Q4
（降边只）
输出至输出偏斜输出之间2X_Q ， Q / 2 ， Q0 - Q4
上升，下降Q5
所需时间掌握
2
锁相不时SYNC输入信
最终被接收。
传播延迟， RST到任何输出（从高到低）
ps
ps
ps
ms
ns
1.在同样加载条件下， CL
≤50pF
（ ±为2pF ） ，并在固定的温度和电压。
2. VCC完全上电和输出正确连接到反馈引脚。 TLOCK最大。与C1 = 0.1μF ， TLOCK敏是
C1 = 0.01μF 。
3.这些规范没有测试，他们被统计特性保证。请参阅一般交流说明书，特别注意1 。
复位时序要求
1
符号
的tREC ， RST
要同步
TW ， RST
低
参数
复位恢复时间上升RST
边缘坠落SYNC边缘
最小脉冲宽度，
RST输入低电平
最低
9.0
5.0
单位
ns
ns
1.这些复位功能是有效的，只有当PLL_EN低，部分是在测试模式（不锁相）
摩托罗拉
4
时序解决方案
BR1333 - 第六版
MC88915
通用AC规格说明
1.几种规格只能测定时的
MC88915是在锁相操作。这是不可能
会对ATE （自动测试中锁相的部分
设备）。统计表征技术是
用于保证这些规范而不能
在ATE测量。 MC88915单位是捏造
与主要的晶体管特性故意变到
创建一个14单元设计的实验矩阵。集成电路
性能为特征的范围内晶体管的
性质（由14细胞为代表）在过量的
在晶圆制造领域的预期过程中的变化。
响应面模型（ RSM ）技术是
用于与IC性能的CMOS晶体管
性能超过工作电压和温度。集成电路
性能每种规格和Fab变异人
与屈服面造型一起使用（ YSM
)
方法设置的ATE测试的性能极限
在这些规范这是由保证
统计特性。这样各单位通过
在ATE测试将达到或超过非测试
规格限制。
2.这两个规范（ tRlSE /秋季和T设定宽度2X_Q
输出）保证MC88915满足25 MHz的
68040 P-时钟输入规格（频率为50 MHz ） 。对于这些
2规格由摩托罗拉，终止保证
在下面的图1所示的方案，必须使用。
3.接线图和图5的书面解释
表明输入和输出频率的关系
三个可能的反馈配置。允许的
还表示SYNC输入范围为每一种情况。那里
有两个允许的SYNC的频率范围，这取决于
是否FREQ_SEL是高还是低。尽管未示出，但
是能够反馈Q5的输出，这样就产生一
SYNC输入和“Q”之间180 °的相移
输出。下面的表1总结了可允许的SYNC
频率范围为每一种可能的配置。
88915
2X_Q
产量
Rs
ZO （时钟走）
68040
P-时钟
输入
RS = 2.0 - 7
Rp
RP = 1.5咗
图1. MC68040 P-时钟输入端接方案
FREQ_SEL
水平
高
高
高
高
低
低
低
低
反馈
产量
Q/2
任何“Q” （ Q0 - Q4 ）
Q5
2X_Q
Q/2
任何“Q” （ Q0 - Q4 ）
Q5
2X_Q
允许同步输入
频率范围（MHz ）
5 （ 2X_Q FMAX规格） / 4
10 （ 2X_Q FMAX规格） / 2
10 （ 2X_Q FMAX规格） / 2
20 （ 2X_Q FMAX规格）
2.5 （ 2X_Q FMAX规格） / 8
5 （ 2X_Q FMAX规格） / 4
5 （ 2X_Q FMAX规格） / 4
10 （ 2X_Q FMAX规格） / 2
相应的VCO
频带
20 （ 2X_Q FMAX规格）
20 （ 2X_Q FMAX规格）
20 （ 2X_Q FMAX规格）
20 （ 2X_Q FMAX规格）
20 （ 2X_Q FMAX规格）
20 （ 2X_Q FMAX规格）
20 （ 2X_Q FMAXSpec ）
20 （ 2X_Q FMAXSpec ）
相位关系
的“Q”输出
瑞星SYNC边缘
0°
0°
180°
0°
0°
0°
180°
0°
表1.允许SYNC输入频率范围的不同反馈的配置。
4. 1 MΩ电阻连接到任何模拟VCC或GND模拟
如图2是必需的，以确保无抖动
本上MC88915输出。这种技术的原因
一个相位SYNC输入和输出之间的偏移
连接到反馈输入，在所测量的
输入引脚。理事会（TPD）规范描述了如何抵消变化
用过程中，温度和电压。规格分别为
通过测量为14的相位关系到达
很多附注1所述，而部分在
锁相操作。实际的测量结果
一个10 MHz的SYNC输入制作（从1.0 ns的边沿速率
0.8 V - 2.0 V）与Q / 2输出反馈。相
测量是在1.5 V.作出的Q / 2产量
终止在反馈输入， 100Ω至VCC和
100
到地面。
时序解决方案
BR1333 - 第六版
5
摩托罗拉
QQ：2881677436 复制
